• 전기학회논문지
• /
• 제58권7호
• /
• pp.1349-1355
• /
• 2009

This paper is studied on a novel power factor correction (PFC) AC-DC converter of high efficiency by soft switching technique. The input current waveform in the proposed converter is got to be a sinusoidal form composed of many a discontinuous pulse in proportion to the magnitude of a ac input voltage under the constant switching frequency. Therefore, the input power factor is nearly unity and the control method is simple. The proposed converter adding an electric isolation operates with a discontinuous current mode (DCM) of the reactor in order to obtain some merits of simpler control, such as fixed switching frequency, without synchronization control circuit used in continuous current mode (CCM). To achieve the soft switching (ZCS or ZVS) of control devices, the converter is constructed with a new loss-less snubber for a partial resonant circuit. It is that the switching losses are very low and the efficiency of the converter is high, Particularly, the stored energy in a loss-less snubber capacitor recovers into input side and increases input current from a resonant operation. The result is that the input power factor of the proposed converter is higher than that of a conventional PFC converter. This paper deals mainly with the circuit operations, theoretical, simulated and experimental results of the proposed PFC AC-DC converter in comparison with a conventional PFC AC-DC converter.

• 한국전기전자재료학회논문지
• /
• 제21권3호
• /
• pp.213-216
• /
• 2008

The voltages for pixel electrodes on LCD panels are supplied with analog voltages from LCD Driver ICs (LDIs). The latest LDI developed for large LCD TV's has suffered from the degradation of analog output characteristics (target voltage: AVO and output voltage deviation: dVO). By the failure analysis, humps in $I_D-V_G$ curves have been observed in high voltage (HV) NMOS devices for input transistors in amplifiers. The hump is investigated to be the main cause of the deviation for the driving current in HV NMOS transistors. It also makes the matching between two input transistors worse and consequently aggravates the analog output characteristics. By simply modifying the active layout of HV NMOS transistors, this hump was removed and the analog characteristics (AVO &dVO) were improved significantly. In the help of the improved analog characteristics, it also became possible to reduce the size of the input transistors less than a half of conventional transistors and significantly improve the integration density of LDIs.

• 한국측량학회지
• /
• 제16권2호
• /
• pp.291-297
• /
• 1998

일반적으로 수치지도제작을 수행하기 위해서는 종이에 인쇄된 원도를 컴퓨터상에서 작업할 수 있는 수치자료로 변환하는 자료입력과정과 작업이 끝난 자료를 출력하는 도면출력과정에 입출력장비가 이용된다. 본 연구에서는 수치지도 작업과정에 수반되는 입력장비중 벡터형태의 자료를 직접적으로 생성할 수 있는 장점에 의해 부분 도화된 수정도화 원도의 입력시 주로 이용되는 디지타이저와, 작업의 용이성 에 의해 주로 원도의 입력과정에 이용되는 스캐너에 대해 작업방법 및 입출력장비 특성에 따른 위치오차를 분석하였으며, 출력장비에 따른 위치오차분석에서는 플로터방식과 출력도면의 재질에 따른 위치정확도를 분석하였다.

• 한국지능시스템학회논문지
• /
• 제14권3호
• /
• pp.298-303
• /
• 2004

본 논문은 임의의 입력지연을 갖는 Takagi-Sugeno (T-S) 퍼지 시스템의 관측기 기반 출력궤환 제어 시스템을 논의한다. 설계된 연속시간 T-S 퍼지 관측기 시스템을 영차의 샘플/홀드 함수를 이용하여 이산시간 관측기를 설계한다. 이때 플랜트와 관측기의 출력에러가 제어기를 통하여 궤환되기 때문에 이산화 과정에서 발생한 에러를 보정할 수 있다. 여기에서 시스템의 제어 입력은 임의로 변화하는 유한개의 상태를 갖는 마코프 확률과정으로 표현한다. 생성된 시스템의 확률적 안정 가능성 조건은 선형 행렬 부등식의 형태로 표현한다. 이러한 결과를 2자유도 헬리콥터의 모델에 대한 모의실험을 통하여 효용성을 확인한다.

• Journal of Power Electronics
• /
• 제17권3호
• /
• pp.590-600
• /
• 2017

This paper presents a ripple-free input current modified interleaved boost converter for high step-up applications. By integrating dual coupled inductors and voltage multiplier techniques, the proposed converter can reach a high step-up gain without an extremely high turn-ON period. In addition, a very small auxiliary inductor employed in series to the input dc source makes the input current ripple theoretically decreased to zero, which simplifies the design of the electromagnetic interference (EMI) filter. In addition, the voltage stresses on the semiconductor devices of the proposed converter are efficiently reduced, which makes high performance MOSFETs with low voltage rated and low resistance $r_{DS}$(ON) available to reduce the cost and conduction loss. The operating principles and steady-state analyses of the proposed converter are introduced in detail. Finally, a prototype circuit rated at 400W with a 42-50V input voltage and a 400V output voltage is built and tested to verify the effectiveness of theoretical analysis. Experimental results show that an efficiency of 95.3% can be achieved.

• 전력전자학회논문지
• /
• 제26권3호
• /
• pp.205-213
• /
• 2021

Due to the advantage of reducing the voltage applied to the switch semiconductor, the input series and output parallel combination is widely used in systems with high input voltage and large output current. On the other hand, the LLC converter is widely used as a high-efficiency power converter, and when connected by ISOP combination, there is a possibility that input voltage imbalance may occur due to a mismatch of passive devices. To avoid damaging the switching device, this study analyzed the DC-link voltage imbalance of a high-capacity supply using an ISOP LLC converter. In addition, the case where DC-link unbalance control was applied and the case not applied was analyzed respectively. Based on this analysis, an initial start-up algorithm was proposed to prevent input power semiconductor device damage due to DC-link over-voltage. The effectiveness of the proposed algorithm has been verified through simulations and experiments.

• 마이크로전자및패키징학회지
• /
• 제15권3호
• /
• pp.19-25
• /
• 2008

본 논문에서는 고역률과 고효율로 동작하는 새로운 스텝-업 AC-DC 초퍼에 대해 제안한다. 제안한 초퍼는 전류 불연속제어로 구동되고, 스위치의 듀티율 일정제어에 의해 입력전류는 교류 입력전압의 크기에 비례된 불연속적인 정현파 형태로 주어진다. 그 결과 입력역률은 거의 단위역률로 되고, 듀티율 일정제어에 의해 제안한 초퍼는 제어기법이 간단하게 된다. 일반적으로 전류불연속 제어에 의한 초퍼의 경우, 사용된 스위치의 턴-온 동작은 영전류 스위칭으로 되는 장점이 있지만, 스위치의 턴-오프 동작은 최대 전류에서 스위칭되어 스위칭 손실을 증대시키고 스위치의 과중한 스트레스를 가져오게 된다. 이것은 AC-DC 초퍼의 효율을 저하시키는 요인이다. 본 논문에서는 부분공진기법에 의한 새로운 소프트 스위칭 회로가 설계되어 사용된 제어스위치들의 턴-온, 턴-오프 동작을 소프트 스위칭으로 만들어 초퍼의 효율을 증대시킨다.

• 전력전자학회논문지
• /
• 제11권2호
• /
• pp.142-148
• /
• 2006

본 논문에서는 역률개선과 고효율로 동작되는 새로운 승압형 AC-DC 컨버터를 제안한다. 제안된 컨버터는 입력전류 불연속제어로 구동되고, 스위치의 시비율 일정제어에 의해 입력전류는 교류 입력전압의 크기에 비례된 불연속적인 정현파 형태로 주어진다. 그 결과 입력역률은 거의 단위역률로 주어지고, 시비율 일정제어에 의해 제안된 컨버터는 제어기법이 간단하게 된다. 일반적으로 전류불연속 제어에 의한 컨버터의 경우, 사용된 스위치의 턴-온 동작은 영전류 스위칭으로 되는 장점이 있지만, 스위치의 턴-오프 동작은 최대 전류에서 스위칭되어 스위칭 손실을 증대시키고 스위치의 과중한 스트레스를 가져오게 된다. 이것은 컨버터의 효율을 저하시키는 요인이다. 본 논문에서는 부분적인 공진회로 동작에 의한 새로운 소프트 스위칭 회로가 설계되어 사용된 제어스위치들의 턴-온, 턴-오프 동작을 소프트 스위칭으로 만들어 컨버터의 효율을 증대시킨다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권11호
• /
• pp.768-775
• /
• 2004

The SSA technique in the digital circuit test is required to be repeated the input pattern stream to n bits output nodes n times in case of using a multiplexor. Because the method adopting a parallel/serial bit convertor to remove this inefficiency has disadvantage of requiring the test time n times for a pattern, the test strategy is required, which can enhance the test productivity by reducing the test time based on simplified fault detection mechanism. Accordingly, this paper proposes a test strategy which enhances the test productivity and efficiency by appling PAS (Parallel Signature Analysis) technique to those after analyzing the structure and characteristics of the digital devices including TTL and CMOS family ICs as well as ROM and RAM. The PSA technique identifies the faults by comparing the reminder from good device with reminder from the tested device. At this time, the reminder is obtained by enforcing the data stream obtained from output pins of the tested device on the LFSR(Linear Feedback Shift Resister) representing the characteristic equation. Also, the method to obtain the optimal signature analyzer is explained by furnishing the short bit input streams to the long bit input streams to the LFSR having 8, 12, 16, 20bit input/output pins and by analyzing the occurring probability of error which is impossible to detect. Finally, the effectiveness of the proposed test strategy is verified by simulating the stuck at 1 errors or stuck at 0 errors for several devices on typical 8051 digital board.

• 전자공학회논문지D
• /
• 제36D권7호
• /
• pp.66-79
• /
• 1999

본 논문에서는 얕은 양자 우물(extremely shaliow quantum wells, ESQWs)을 사용한 광 쌍안정 대칭형 자기 전광 소자(symmetric self elctrooptic effect device, S-SEED)의 성능에 있어서 높은 입사 광전력의 영향을 조사한다 . 다음과 같은 네 가지 ESQWs S-SEED 구조를 고려하였다. 무 반사 입힘(AR-coated) ESQWs S-SEED, back-to-back ARcoated ESQWs S-SEED, 비대칭 공명구조(AFP) ESQWs S-SEED, back-toback AFP ESQWs S-SEED. 입사 광 전력이 증가함에 따라 On/Off 대조비, On/Off 반사율 차이와 같은 소자성능은 ohmic heating 과 여기자 포화(exciton saturation)의 영향으로 심각하지 않게 저하된다. 한편 소자의 스위칭 속도는 지속적으로 증가하다가 특정 입사 광 전력 하에서 점차 감소하기 시작한다. 직렬 광 연결 시스템(cascading optical interconnection system)에 있어서 소자의 최대 속도 스위칭 동작을 위한 최대 입사 광 전력의 최적화를 바탕으로 0 V와 5 V의 외부 전압 조건에서 양자우물의 수를 변화시키면서 $5{\times}5{\mu}m^2$의 mesa 영역에 대하여 네 가지 ESQWs S-SEED의 시스템 비트 레이트를 모의 실험하고 그 결과를 분석하였다.