• 제목/요약/키워드: Input and Output Buffer

검색결과 122건 처리시간 0.02초

IDEA 알고리즘을 이용한 고속 암호 VLSI 설계 (A Design of the High-Speed Cipher VLSI Using IDEA Algorithm)

  • 이행우;최광진
    • 정보보호학회논문지
    • /
    • 제11권1호
    • /
    • pp.64-72
    • /
    • 2001
  • 본 논문은 IDEA 알고리즘을 사용한 고속 암호 IC의 설계에 관한 것이다. IDEA 알고리즘을 회로로 구현하기 위하여 전체 회로를 6개의 주요 기능블럭으로 분할하여 설계하였다. 주요 블록으로 암호키 및 복호키 생성부, 입력 데이터 처리부, 암호화 처리부, 출력 데이터 처리부, 그리고 동작모드 제어부 등이 있나. 서브키 생성회로는 연간속도보다 회로면적을 축소시키는 방향으로 설계한 반면, 암호화 처리부는 회로면적보다 연산속도를 증가시키는 방향으로 설계목표를 정했다. 따라서 반복연산에 적합한 파이프라인 구조와 연간속도를 향상시키는 모듈라 승산기를 채택하였다. 특히, 많은 연산시간이 소요되는 모듈라 승산기는 연산속도를 증가시키기 위하여 캐리선택 가산기 및 modified Booth 승 산 알고리즘을 사용하여 한 클럭에 동작하도록 설계하였다. 또한, 입력 데이터 처리부는 데이터를 동작모드에 따라 8-bit, 167-bit 32-bit 단위로 받아들이기 위하여 데이터 버퍼가 8-bit, 16-bit, 32-bit 씩 이동할 수 있도록 하였다. 0.25$\mu\textrm{m}$ 공장기술을 사용하여 시뮬레이션한 결과, 이 IC는 큰 면적을 요구하지 않으면서도 1Gbps 이상의 throughput을 달성하였으며, 회로구현에 약 12,000gates가 소요되었다.

파노라믹 스캔 라이다 시스템용 4-채널 차동 CMOS 광트랜스 임피던스 증폭기 어레이 (Four-Channel Differential CMOS Optical Transimpedance Amplifier Arrays for Panoramic Scan LADAR Systems)

  • 김상균;정승환;김성훈;;최한별;홍채린;이경민;어윤성;박성민
    • 전자공학회논문지
    • /
    • 제51권9호
    • /
    • pp.82-90
    • /
    • 2014
  • 본 논문에서는 선형성을 가진 파노라믹 스캔 라이다(PSL) 시스템용의 4-채널 차동 트랜스임피던스 증폭기 어레이를 0.18-um CMOS 공정을 이용하여 구현하였다. PSL시스템을 위한 성능의 비교분석을 위하여 전류모드 및 전압모드의 두 종류 트랜스임피던스 어레이 칩을 각각 구현하였으며, 채널당 1.25-Gb/s 동작속도를 갖도록 설계하였다. 먼저 전류모드 칩의 경우, 각 채널 광 수신입력단은 전류미러 구조로 구현하였으며, 특히 로컬 피드백 입력구조로 개선하여 낮은 입력저항과 낮은 잡음지수를 가질 수 있도록 설계하였다. 칩 측정 결과, 채널 당 $69-dB{\Omega}$ 트랜스임피던스 이득, 2.2-GHz 대역폭, 21.5-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -20.5-dBm 수신감도, 및 1.8-V 전원전압에서 4채널 총 147.6-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다. 한편, 전압모드 칩의 경우, 각 채널 광 수신입력단은 인버터 입력구조로 구현하여 낮은 잡음지수를 갖도록 설계하였다. 칩 측정 결과, 채널 당 $73-dB{\Omega}$ 트랜스임피던스 이득, 1.1-GHz 대역폭, 13.2-pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, -22.8-dBm수신감도, 및 4채널 총 138.4-mW 소모전력을 보이며, 1.25-Gb/s 동작속도에서 크고 깨끗한 eye-diagra을 보인다.

FPGA를 이용한 다채널 비동기 통신용 IC 설계 (The Design of Multi-channel Asynchronous Communication IC Using FPGA)

  • 옥승규;양오
    • 대한전자공학회논문지SD
    • /
    • 제47권1호
    • /
    • pp.28-37
    • /
    • 2010
  • 본 논문에서는 FPGA와 VHDL을 이용하여 다채널 비동기 통신용 IC를 설계하였다. 기존에 상용되고 있는 대부분의 비동기 통신용 IC들은 최대 1~2채널(Channel)로 구성되어 있다. 따라서 2채널 이상의 통신 시스템을 구성할 때 원가가 높아지고 구현하기도 복잡해진다. 그리고 매우 적은 송수신 버퍼(Buffer)를 가지고 있으므로 고속으로 대용량의 데이터를 전송할 경우 마이크로프로세서에 걸리는 부하가 많아지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 비동기 통신 채널 8개를 단 한개의 IC로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 송수신 버퍼의 크기를 각각 256 바이트로 설계함으로써 고속의 통신을 가능하게 하였다. 또한 통신시 오동작을 방지하기 위해 디지털(Digital) 필터 및 첵섬(Check-sum) 로직을 설계하여 신뢰성을 향상시켰으며, 채널 먹스 로직을 설계하여 각 채널별 입/출력을 자유롭게 선택하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이와 같이 설계된 다채널 비동기 통신 IC를 ALTERA사의 Cyclone II Series EP2C35F672C8과 QuartusII V8.1을 이용하여 로직을 합성 및 시뮬레이션 하였다. QuartusII 시뮬레이션과 실험에서 성공적으로 수행되었으며, 설계된 IC의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI(Texas Instruments)사의 TL16C550A, ATMEL사의 ATmega128 범용 마이크로 콘트롤러와 수행시간 및 성능을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수함을 확인하였다.

한일공동VLBI상관기에서 관측 데이터의 동기재생처리를 위한 RVDB 시스템 개발과 성능시험 (PERFORMANCE EVALUATION AND DEVELOPMENT OF RVDB SYSTEM FOR THE SYNCHRONIZED PLAYBACK PROCESSING OF OBSERVED DATA IN KJJVC)

  • 오세진;노덕규;염재환;정현수;이창훈;김광동;김효령
    • 천문학논총
    • /
    • 제23권2호
    • /
    • pp.91-107
    • /
    • 2008
  • In this paper, we introduce the performance evaluation and development of Raw VLBI Data Buffer(RVDB) system for the synchronized playback processing of observed data in Korea-Japan Joint VLBI Correlator(KJJVC). The high-speed correlation processing system is under development so that the radio data obtained with 8192 channels and 8 Gbps speed from 16 stations will be able to be processed. When the recorded data of each station are played to correlator, the time synchronization of each station is very important because the correlator should process the data obtained with same time and condition. There are many types of recorder systems in the East Asia VLBI Network (EAVN). Therefore it is required to prepare the special time synchronized playback processing system to synchronize the time tag of observed data. The developed RVDB system consists of Data Input Output(DIO), 10GbE switch, and Disk Data Buffer(DDB). It can record the data with maximum 2 Gbps speed, and can play back the data to correlator with nominal 2 Gbps speed. To enable to play back the data of different playback system to the correlator, we developed the high-speed time synchronized playback processing system. We carried out the experiments of playing back and correlation for gigabit correlator and VCS trial product so as to confirm the performance of developed time synchronized playback processing system. In case of online and offline playing back experiment for gigabit correlator, we confirmed that the online and offline correlation results were the same. In case of playing back experiment for VCS trial product, we verified that the wide band and narrow band correlation results were also the same. Through the playing back experiments of RVDB system, the effectiveness of developed RVDB system was verified. In this paper, the system design, construction and experimental results are shown briefly.

모바일 IP 스토리지 상에서 멀티미디어 컨텐츠 실행을 위한 효율적인 무선랜 장치 전력제어 기법 (An Efficient WLAN Device Power Control Technique for Streaming Multimedia Contents over Mobile IP Storage)

  • 남영진;최민석
    • 정보처리학회논문지A
    • /
    • 제16A권5호
    • /
    • pp.357-368
    • /
    • 2009
  • 플래시 메모리와 하드디스크의 저장 공간 제약을 문제를 극복하기 위한 방법으로 모바일 IP 스토리지가 제안되었다. 모바일 IP 스토리지는 무선 IP 네트워크를 통하여 모바일 장치에 거의 무제한적인 저장 공간을 제공한다. 하지만, 모바일 IP 스토리지를 이용한 멀티미디어 컨텐츠 스트리밍 시 무선랜 장치의 지속적인 전력소모로 인해 모바일 장치의 배터리 수명이 급격히 감소하는 문제가 발생한다. 본 논문에서는 모바일 IP 스토리지를 통하여 멀티미디어 컨텐츠를 실행할 시에 무선랜 장치의 전력을 효율적으로 제어할 수 있는 기법을 제안한다. 제안된 기법은 선반입 버퍼 입출력 모듈, 무선랜 장치 전력제어 모듈, 선반입 버퍼 재구성 모듈로 구성되어 있다. 또한, 제안된 기법은 멀티미디어 컨텐츠의 품질에 적응적으로 선반입 버퍼의 크기를 자동적으로 결정하고 멀티미디어 컨텐츠가 실행되는 동안 On-Off 동작을 기반으로 무선랜 장치 전력 상태를 동적으로 제어한다. 제안된 기법의 성능을 임베디드 리눅스 2.6.11, 인텔 iSCSI 참조코드, 무선랜 장치를 이용하는 PXA270기반 모바일 장치 상에서 평가한다. 다양한 실험을 통하여 제안된 기법이 전력제어를 하지 않을 때에 비해 QVGA급 멀티미디어 컨텐츠 실행 시 무선랜 카드의 에너지 소모를 최대 8.5배 정도 감소시킴을 보인다.

공급 전압 변화에 둔감한 Gbps급 저전력 LVDS I/O회로 (Power Supply-Insensitive Gbps Low Power LVDS I/O Circuits)

  • 김재곤;김삼동;황인석
    • 대한전자공학회논문지SD
    • /
    • 제44권6호
    • /
    • pp.19-27
    • /
    • 2007
  • 본 논문에서는 공급전압 변화에 둔감한 Gbps급 저전력 LVDS I/O회로를 설계하였다. 제안된 LVDS I/O는 1.8 V, $0.18\;{\mu}m$ TSMC 공정을 이용하여 설계, 시뮬레이션 및 검증하였다. 설계된 LVDS I/O회로는 송신단과 수신단을 포함한다. 제안하는 송신단은 phase splitter와 SC-CMFB를 이용한 출력버퍼로 구성된다. phase splitter의 출력은 공급 전압이 변화하여도 $50{\pm}2%$의 duty cycle을 가지며 $180{\pm}0.2^{\circ}$의 위상차를 가진다. 출력 버퍼는 SC-CMFB를 이용하여 허용 가능한 $V_{CM}$ 전압 값인 $1.2{\pm}0.1V$을 유지하도록 설계하였다. $V_{OD}$전압 또한 허용범위에서 최소값인 250 mV를 갖도록 설계하여 저전력 동작이 가능하도록 구성하였다 수신단은 38 mV의 히스테리시스 전압값을 가지면서 DC옵셋 전압값이 $0.2{\pm}2.6 V$로 넓은 공통 모드전압 범위가 가능하도록 설계하였고 공급전압 변화에도 rail-to-rail로 복원할 수 있는 기능을 가지고 있다. 또한, 수신단은 1 GHz에서 38.9 dB의 높은 전압 이득을 갖도록 설계하였다.

GIS를 이용한 철도 연변 낙석, 산사태 정보시스템 개발 (Development of Railroad Rockfall and Landslide Information System using GIS)

  • 이사로;송원경;박종휘
    • 터널과지하공간
    • /
    • 제11권1호
    • /
    • pp.64-71
    • /
    • 2001
  • 본 연구에서는 지리정보시스템(GIS)을 이용하여 철도 연변 낙석, 산사태 관련 공간정보를 검색 및 출력 등을 관리할 수 있는 정보시스템을 개발하였다. 이를 위해 전국 철도 노선 중 낙석 및 산사태 발생 가능성이 높은 경춘선, 영동선, 중앙선, 태백선, 정선선의 2.5 km 혹은 5 km 반경 지역에 대해 철도 관련 정보, 각종 지도 관련 정보, 지형분석 정보, 수문기상 정보, 현장 조사된 낙석 관련 정보 등 각종 공간 데이터베이스를 구축하였다. 그리고 구축된 공간 데이터베이스를 관리하는 철도 연변 낙석, 산사태 정보시스템을 개발하였다. 본 정보시스템은 보기환경, 테이블환경, 차트환경, 레이아웃환경, 프로젝트환경 등 5개로 구성되어 있다. 본 정보시스템의 기능은 구축된 공간 데이터베이스를 입력, 검색, 출력 뿐 아니라 자료 변환, 자료 및 범례 편집, 라벨 생성, 화면 확대, 축소, 지도 작성 그림 편집, 문자 DB 관리, 차트작성, 도움말 등 다양하다. 본 정보시스템은 ArcView의 스크립트 언어인 Avenue를 이용하여 개발되었고 풀다운 메뉴 및 아이콘 방식을 채택하여 사용자가 사용하기 쉽게 개발되었다. 구축된 공간 데이터베이스와 개발된 정보시스템은 낙석 및 산사태 관리 및 분석을 위한 기본 자료 및 도구로 사용될 수 있다.

  • PDF

A Study on the Development of Playback Control Software for Mark5B VSI System

  • Oh, S.J.;Yeom, J.H.;Roh, D.G.;Chung, H.S.;Kim, K.D.;Cappallo, Roger
    • Journal of Astronomy and Space Sciences
    • /
    • 제27권2호
    • /
    • pp.107-116
    • /
    • 2010
  • We developed the playback control software for a high-speed playback system which is a component of the Korea-Japan Joint VLBI Correlator (KJJVC). The Mark5B system, which is a recorder and playback system used in the Korean VLBI Network (KVN), has two kinds of operation mode. That is to say, the station unit (SU) mode, which is for the present Mark4 system, and the VSI mode, which is for the new VLBI standard interface (VSI) system. The software for SU is already developed and widely used in the Mark4 type VLBI system, but the software for VSI has only been developed for recording. The new VLBI system is designed with a VSI interface for compatibility between different systems. Therefore, the playback control software development of the VSI mode is needed for KVN. In this work, we developed the playback control software of the Mark5B VSI mode. The developed playback control software consists of an application part for data playing back, a data input/output part for the VSI board, a module for the StreamStor RAID board, and a user interface part, including an observation time control part. To verify the performance of developed playback control software, the playback and correlation experiments were performed using the real observation data in Mark5B system and KJJVC. To check the observation time control, the data playback experiment was performed between the Mark5B and Raw VLBI Data Buffer (RVDB) systems. Through the experimental results, we confirmed the performance of developed playback control software in the Mark5B VSI mode.

촬상관타입의 원격모듈화 내방사선 카메라시스템 연구 (The Study on the Radiation-Proof Video Camera system Remote Module of the Tube type)

  • 백동현
    • 한국정보전자통신기술학회논문지
    • /
    • 제11권6호
    • /
    • pp.793-799
    • /
    • 2018
  • CCD카메라는 방사선에 쉽게 열화되어 고방사선구역에서는 촬상관을 이용한 일체화된 카메라가 사용되고 있다. 이를 방사선에 강한 전자부품을 사용한 카메라헤드부와 방사선에 약한 TR, IC등을 사용한 원격제어부로 분리제작한 내 방사선 카메라시스템을 구현하였다. 실험결과 전자부품 중 가장 먼저 손상된 것은 수평 및 수직 동기 발생 IC이었으며 $2{\times}10^5{\sim}10^6rad$의 방사선이 누적되면 정상적인 기능이 상실됨을 확인하였다. 또한 원격화를 위한 신호전송 케이블은 입출력 버퍼회로를 부가하고 쉴드와 케이블의 폐루프면적을 감소시켜 신호 손실보정 및 노이즈를 제거하였다. 따라서 전체의 시스템을 교체하는 것이 아니라 카메라 헤드부분만을 교체하여 사용할 수 있으므로 실용적이며 관리 유지비용이 많이 절감 될 것으로 기대된다.

0.1-μm GaAs pHEMT 공정을 이용한 높은 변환이득을 가지는 W-대역 캐스코드 혼합기 설계 (Design of W-band Cascode Mixer with High Conversion Gain using 0.1-μm GaAs pHEMT Process)

  • 최원석;김형진;김완식;김종필;정진호
    • 한국인터넷방송통신학회논문지
    • /
    • 제18권6호
    • /
    • pp.127-132
    • /
    • 2018
  • 본 논문에서는 W-대역에서 동작하는 고이득 캐스코드 혼합기를 설계 및 제작하였다. W-대역과 같이 높은 주파수 대역에서는 소자의 성능저하로 인해 혼합기의 변환손실이 커지게 된다. 이는 송수신단 구성 시 RF 버퍼 증폭기와 같은 추가적인 이득을 줄 수 있는 회로의 추가로 이어지고 이는 시스템 전체의 선형성 및 안정성에 영향을 미친다. 따라서 혼합기 설계 시 변환이득을 최대화하는 설계가 필요하다. 본 논문에서는 혼합기의 변환이득을 최대화하는 것에 초점을 두고 높은 변환이득을 얻기 위해 혼합기의 바이어스를 최적화하였고, 로드-풀 시뮬레이션을 이용하여 출력 정합회로를 최적화하였다. 설계된 회로는 $0.1-{\mu}m$ GaAs pHEMT 공정을 이용하여 제작하였고, 측정을 통해 성능을 검증하였다. 제작된 회로는 W-대역에서 -4.7 dB의 최대 변환이득과 2.5 dBm의 입력 1-dB 감쇄 전력이 측정되었다.