• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.44-48
• /
• 2008

가변 stage carry increment adder는 stage가 증가함에 따라 stage에서 계산되는 워드길이를 1비트씩 늘려줄 수 있으므로 속도는 $O(\sqrt{2n})$에 근접한다. 하지만 stage의 비트가 늘어남에 따라 stage에 입력되는 캐리의 팬 아웃이 증가하게 되고 이로 인하여 속도가 느려진다. 본 논문에서는 stage의 입력 비트를 증가하여도 팬 아웃이 stage에 관계없이 고정될 수 있는 알고리즘을 제안하고 37비트 덧셈기를 레이아웃하여 시뮬레이션 결과를 비교하였을 때 면적은 40% 늘어나는 것에 비해 덧셈기의 속도가 75% 향상되었다.

• 전자공학회논문지C
• /
• 제34C권11호
• /
• pp.47-55
• /
• 1997

In general, processing flow of the conventional floating-point multiplication consists of either multiplication, addition, normalization, and rounding stage of the conventional floating-point multiplier requries a high speed adder for increment, increasing the overall execution time and occuping a large amount of chip area. A floating-point multiplier performing addition and IEEE rounding in parallel is designed by using the carry select addder used in the addition stage and optimizing the operational flow based on the charcteristics of floating point multiplication operation. A hardware model for the floating point multiplier is proposed and its operational model is algebraically analyzed in this paper. The proposed floating point multiplier does not require and additional execution time nor any high spped adder for rounding operation. Thus, performance improvement and cost-effective design can be achieved by this suggested approach.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.658-662
• /
• 2004

This paper proposes an orthogonal reception structure for OS/SS communication with time-shifted m-sequences, and compares the performances of the proposed and conventional receiver. This structure provides two important characteristics to reference user signal with not only increment of auto-correlation value but also cancel of the cross-correlation value out to zero between the reference user and other user signals. In addition, the structure can be easily implemented with the conventional receiver adding an additional integrator path in parallel and an adder that sums the conventional path output and the new path output signal. Hence, the proposed structure can be applied for channel impulse response measurement, and efficiently used for multi-user interference signal cancellation and channel capacity increment by flexible structural inter-working operation, connection or disconnection, of the new path to conventional receiver structure.

• 한국통신학회논문지
• /
• 제28권4A호
• /
• pp.200-207
• /
• 2003

본 논문은 여러 가지 PN 부호들 중 시간 전이된 (time-shifted) m 계열 부호를 사용하는 CDMA 수신기에서 직교화 과정을 수행할 수 있도록 수신기 구조를 제안하고, 그 수신기의 특성 및 성능을 분석한 것이다. 이 구조는 일반적으로 사용하는 기존 CDMA 수신기에 직교 수신 과정을 수행하도록 병렬로 적분기 경로를 추가하고 덧셈기에서 추가된 경로의 출력과 기존 수신기 출력을 합산하여 처리하도록 되어 있어 구성이 간단하다. 수신된 신호는 PN 부호 상관기와 적분기를 각각 통과한 후 합쳐지므로 기준 사용자 부호의 신호 성분은 증가하고, 다른 사용자 부호와의 상호 상관 값은 0이 되어 수신된 기준 사용자 부호는 직교 부호 특성을 갖게 된다. 그러므로 본 논문에서 제안한 구조는 직교 부호 특성이 요구되는 채널 임펄스 특성 측정 등과 같은 응용 분야 또는 제안한 수신기 구조 블록 중에서 병렬로 추가된 경로를 유연하게 운용할 수 있으므로 다중 사용자 간섭 신호 제거 또는 용량 중대 목적에 적용이 가능하다.