• Title/Summary/Keyword: IP 룩업

Search Result 13, Processing Time 0.031 seconds

A High Speed IP Address Lookup using Pipelined CAM Architecture(PICAM) (파이프라인 CAM 구조를 이용한 고속 IP주소룩업)

  • Ahn, Hee-Il;Cho, Tae-Won
    • Journal of IKEEE
    • /
    • v.5 no.1 s.8
    • /
    • pp.24-34
    • /
    • 2001
  • IP address lookup is a major bottleneck of IP packet processing in high speed router. Existing IP lookup methods are focused only on lookup throughput without considering lookup table update. So their slow update can lead to lookup blocking or wrong routing decision based on obsolete routes. Especially existing IP lookup methods based on CAM(content addressable memory) have slow update of O(n) cycles in spite of their high throughput and low area complexity In this paper we proposes a new IP address lookup method based on pipelined CAM architecture(PICAM) with fast update of O(1) cycle of lookup table and high throughput and low area complexity.

  • PDF

A High PErformance Lookup Controller for ATM based IP Packet Forwarding Engine (ATM 기반 IP 패킷 포워딩 엔진을 위한 고성능 룩업 제어기)

  • Choi, Byeong-Cheol;Kwak, Dong-Yong;Lee, Jeong-Tae
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.28 no.4B
    • /
    • pp.298-305
    • /
    • 2003
  • In this paper, we proposed a high performance lookup controller for IP packet forwarding engine of ATM based label edge routers. The lookup controller is designed to provide services such as MPLS, VPN, ELL, and RT services as well as the best effort. For high speed searching for IP addresses, we employed a TCAM based hardware search device not using traditional algorithmic approaches. We also implement lookup control functions into FPGA for fast processing of packet header and lookup control. The proposed lookup controller is designed to support differenciated services for users and to process in pipelined mechanism for performance improvement. A two-step search scheme is also applied to perform lookup for the key combined with multi-field of packet header. We found that the proposed lookup controller provides the performance of about 16M packets per second through simulations.

Fast IP Lookup Based on Counted Bitmap (Counted Bitmap 기반 초고속 IP 룩업)

  • Kim, Jae-Youl;Lee, Kang-Woo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2003.11b
    • /
    • pp.987-990
    • /
    • 2003
  • 인터넷 회선이 빨라짐에 따라 고속라우터에 대한 요구가 증가하고 있다. 본 논문에서는 고속 라우팅의 핵심인 포워딩 룩업의 고속화를 위하여 비트맵을 이용한 기존의 룩업 알고리즘의 문제점을 실행-구동 시뮬레이션을 통하여 정확히 진단한 후, 카운티드 테이블을 추가하고, 룩업과정에서 사용되는 트랜스퍼 테이블의 중복된 라우팅 정보를 제거함과 아울러 주소 검색범위를 다원화함으로써 성능을 획기적으로 향상시킨 알고리즘을 소개한다. 이 방법은 기존 알고리즘의 룩업시간을 최소 46%, 최대 18%로 단축시키며, 카운티드 테이블을 간단한 하드웨어로 구현한다면 보다 향상된 성능을 기대찬 수 있을 것이다.

  • PDF

Effects of IP Lookup on Interworking between MPLS Network and MPOA Networks (MPLS 망과 MPOA 망의 연동 성능에 대한 IP 룩업의 영향)

  • 김동호;이숭희;김은아;이종협;이형호
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2000.11a
    • /
    • pp.319-322
    • /
    • 2000
  • 본 논문은 MPLS 망과 MPOA 망을 ATM을 이용하여 심리스 연결이 가능한 연동 방안을 제시한다. MPOA의 Shortcut VC와 MPLS의 레이블을 이용한 LSP가 IP 룩업 지연을 최소화하고 심리스 연결을 가능하게 하였지만, 이들을 연동하기 위해서는 연동 노드의 IP 룩업이 필요하므로 종단간의 심리스 연결을 위한 연동 방안이 필요하다. MPLS 망과 MPOA 망의 심리스 연동을 위해 치들의 연동 기능을 이용한 연동 방안과 함께 MPLS의 레이블 값과 ATM VC의 VPI/VCI를 이용하여 LIB에 연동기능을 구성한 심리스 연동 방안들을 제시하고 비교 분석한다.

  • PDF

A High Speed IP Packet Forwarding Engine of ATM based Label Edge Routers for POS Interface (POS 정합을 위한 ATM 기반 레이블 에지 라우터의 고속 IP 패킷 포워딩 엔진)

  • 최병철;곽동용;이정태
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.27 no.11C
    • /
    • pp.1171-1177
    • /
    • 2002
  • In this paper, we proposed a high speed IP(Internet Protocol) packet forwarding engine of ATM(Asynchronous Transfer Mode) based label edge routers for POS(Packet over SONET) interface. The forwarding engine uses TCAM(Ternary Content Addressable Memory) for high performance lookup processing of the packet received from POS interface. We have accomplished high speed IP packet forwarding in hardware by implementing the functions of high speed IP header Processing and lookup control into FPGA(Field Programmable Gate Array). The proposed forwarding engine has the functions of label edge routers as the lookup controller supports MPLS(Multiprotocol Label Switching) packet processing functionality.

The Optimal pipelining architecture for PICAM (PICAM에서의 최적 파이프라인 구조)

  • 안희일;조태원
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.26 no.6A
    • /
    • pp.1107-1116
    • /
    • 2001
  • 고속 IP 주소 룩업(lookup)은 고속 인터넷 라우터의 성능을 좌우하는 주요 요소이다. LPM(longest prefix matching) 탐색은 IP 주소 룩업에서 가장 시간이 많이 걸리는 부분이다. PICAM은 고속 LPM 탐색을 위한 파이프라인 CAM 구조로서, 기존 CAM(content addressable memory, 내용 주수화 메모리)을 이용한 방법보다 룩업 테이블의 갱신속도가 빠르면서도 LPM 탐색율이 높은 CAM 구조이다. PICAM은 3단계의 파이프라인으로 구성된다. 단계 1 및 단계 2의 키필드분할수 및 매칭점의 분포에 따라 파이프라인의 성능이 좌우되며, LPM 탐색율이 달라질 수 있다. 본 논문에서는 PICAM의 파이프라인 성능모델을 제시하고, 이산사건 시뮬레이션(discrete event simulation)을 수행하여, 최적의 PICAM 구조를 도출하였다. IP version 4인 경우 키필드분할수를 8로 하고, 부하가 많이 걸리는 키필드블록을 중복 설치하는 것이 최적구조이며, IP version 6인 경우 키필드블록의 개수를 16으로 하는 것이 최적구조다.

  • PDF

A Design of the IP Lookup Architecture for High-Speed Internet Router (고속의 인터넷 라우터를 위한 IP 룩업구조 설계)

  • 서해준;안희일;조태원
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.28 no.7B
    • /
    • pp.647-659
    • /
    • 2003
  • LPM(Longest Prefix Matching)searching in If address lookup is a major bottleneck of IP packet processing in the high speed router. In the conventional lookup table for the LPM searching in CAM(Content Addressable Memory) the complexity of fast update take 0(1). In this paper, we designed pipeline architecture for fast update of 0(1) cycle of lookup table and high throughput and low area complexity on LPM searching. Lookup-table architecture was designed by CAM(Content Addressable Memory)away that uses 1bit RAM(Random Access Memory)cell. It has three pipeline stages. Its LPM searching rate is affected by both the number of key field blocks in stage 1 and stage 2, and distribution of matching Point. The RTL(Register Transistor Level) design is carried out using Verilog-HDL. The functional verification is thoroughly done at the gate level using 0.35${\mu}{\textrm}{m}$ CMOS SEC standard cell library.

Home Network Environment Supporting Stream Service (홈 네트웍에서의 스트리밍 지원 환경에 관한 연구)

  • Ku, Tai-Yeon;Park, Dong-Hwan;Park, Kwang-Roh
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2003.11b
    • /
    • pp.1277-1280
    • /
    • 2003
  • 본 논문은 지니 네트웍 프로토콜을 TCP/IP 기반에서 IEEE 1394로 확장하여 IEEE 1394와 TCP/IP를 동시에 지원하는 홈 네트웍에서의 지니 룩업 서비스 구조 및 방법에 관한 것으로, IEEE 1394 프로토콜 기반 서비스와 TCP 기반 서비스 사이의 상호 연동을 제공할 수 있는 구조를 제공하기 위해 기존의 지니 시스템의 룩업 서비스를 확장하여 홈 엔터테인먼트 네트웍을 쉽게 구성할 수 있도록 한다. 즉, 본 논문에서는 자바 기반 네트웍 미들웨어 구조에 IEEE 1394 네트웍과 TCP/IP 네트웍간 채널링을 수행하는 SLCH를 구현하여 IEEE 1394와 TCP/IP 프로토콜을 모두 지원 가능하도록 함으로써, TCP/IP와 IEEE 1394 사이의 정보 교환을 위해 큐 메카니즘을 사용하여 IEEE 1394 기기도 지니 네트웍에 손쉽게 연결되도록 함으로서, 서로 다른 종류의 네트웍을 지원하는 클라이언트나 서비스 제공자사이의 서비스 이용이 가능하게 되는 이점이 있다.

  • PDF

Jini Lookup Service supporting IEEE1394 for Home Entertainment Network (홈 엔터테인먼트 네트웍을 위한 IEEE1394를 지원하는 지니 룩업 서비스)

  • 구태연;박동환;문경덕
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.10e
    • /
    • pp.616-618
    • /
    • 2002
  • IEEE1394는 디지털 멀티미디어 디바이스를 위한 표준 인터페이스 프로토콜로 집안내의 엔터테인먼트 네트웍을 구성하고 있다. 홈 내의 콘트롤 디바이스와 멀티미디어 디바이스를 통하여 홈 네트웍을 구성하기 위해서는 IEEE1394와 TCP/IP를 모두 지원할 수 있는 구조가 필요하다. 본 논문에서는 IEEE1394 프로토콜 기반 서비스와 TCP 기반 서비스 사이의 상호 연동을 제공할 수 있는 구조를 제공하기 위해서 기존의 지니 시스템의 룩업 서비스를 확장하여 홈 엔터테인먼트 네트웍을 쉽게 구성할 수 있는 구조를 보인 것을 특징으로 한다. 따라서 본 논문에서 제안한 구조는 TCP/IP와 IEEE1394사이의 정보 교환을 위해 큐 메커니즘을 사용하여 IEEE1394 기기도 지니 네트웍에 손쉽게 연결되도록 하였고 이는 TCP/IP를 사용하는 지니 네트웍 기술을 확장함으로써 이루어 졌다.

  • PDF

622M SAR Performance Analysis at ACE2000 MPLS Interface Module (ACE2000 MPLS 정합모듈에서의 622M SAR성능 분석)

  • 최창식;최병철;정연쾌
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.322-324
    • /
    • 2001
  • 초고속 국가망에 적용되는 ACE2000 ATM 교환기는 기존의 ATM 서비스외에도 IP 기반의 인터넷트래픽을 처리하기 위해서 MPLS 기능을 탑재하게 된다 이러한 MPLS 기능을 ATM 교환기에 적용하기 위해서 기존의 ATM 정함 모듈과 동일한 토폴로지를 유지하면서 IP 패킷을 저리할 수 있는 MPLS 정합 모듈과 MPLS프로토콜을 포함한 다양한 제어기능을 수행하는 MPI_S 프로세서 모듈을 추가하게 된다. 본 논문에서는 MPLS 정합 모듈의 전제적인 데이터 저리 구조와 하드웨어 기반의 IP 포워딩/머징 엔진의 구성을 살펴보았다. 특히 IP 포워딩/머징 엔진은 하드웨어 기반의 고속 패킷 처리를 위해서 622Mbps ATM SAR칩과 하드웨어 기반 룩업/포워딩 엔진으로 구성되어 있으며. 4개의 IP 포워딩/머징 엔진을 통해서 2.5G 용량의 MPLS 정합 모듈이 구성된다. 각각의 IP 포워딩/머징 엔진은 622M 트래픽을 처리하며 본 논문에서는 포워딩 엔진의 ATM 인터페이스를 담당하는 622M ATM SAR칩을 중심으로 MPLS 정합 모듈의 전체적인 패킷 처리 구조와 메모리 구조 및 성능을 분석하였다.

  • PDF