• 전자공학회논문지
• /
• 제51권1호
• /
• pp.195-201
• /
• 2014

본 연구에서는 $(2D)^2PCA$ 알고리즘을 이용한 pRBFNNs 패턴분류기 기반 얼굴인식 시스템을 설계하였다. 기존의 1차원 PCA는 행과 열의 곱으로 표현한 이미지의 차원을 축소한다. 하지만 $(2D)^2PCA$(2-Directional 2-Dimensional Principal Components Analysis)는 이미지의 행과 열에서 각각 차원축소를 수행한다. 그 다음 제안된 지능형 패턴분류기로 축소된 이미지를 사용하여 성능을 평가한다. (pRBFNNs)로 성능 평가를 한다. 제안된 다항식 기반 RBFNNs은 조건부, 결론부, 추론부 세가지의 기능적 모듈로 구성되어 있고 조건는 퍼지 클러스터링을 사용하여 입력 공간을 분할하고, 결론부는 RBFNNs의 연결가중치로 일차 선형식으로 표현한다. 또한 차분진화 알고리즘을 이용하여 제안된 분류기의 파라미터, 즉 입력의 수, 퍼지 클러스터링의 퍼지화 계수를 최적화 한다. 얼굴인식에 많이 사용되는 Yale과 AT&T를 사용하여 인식률을 평가하였다. 실험 평가를 위해 IC&CI 연구실 데이터를 추가하여 실험하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.148-149
• /
• 2008

As infrared light is radiated, the CMOS Readout IC (ROIC) for the microbolometer type infrared sensor detects voltage or current when the resistance value in the bolometer sensor varies. One of the serious problems in designing the ROIC is that resistances in the bolometer and reference resistor have process variation. This means that each pixel does not have the same resistance, causing serious fixed pattern noise problems in sensor operations. In this paper, Reference resistor compensation technique was proposed. This technique is to compensate the reference resistance considering the process variation, and it has the same reference resistance value as a bolometer cell resistance by using a comparator and a cross coupled latch.

• KSBB Journal
• /
• 제10권4호
• /
• pp.461-467
• /
• 1995

본 연구에서는 약물 전달체(키토산, 키토산.엽, 술폰화키토산)에 prednisolone을 분산시켜 제조한 고분자 매트릭스를 poly (DL-lactide)로 피막을 형성시킨 후 pH 1.2와 pH 7.4 인산염 완충용액에서 약물 방출실험을 하였다. 약물 방출시간은 pH 1.2에서 보다 pH 7.4에서 더 지연되였으며 약물 전달체의 함유량이 증가함에 따라 약물의 방출시간도 지연되었다. 피막된 고분자 매트릭스의 종류에 따라 지연된 약물의 방출시간은 키토산의 경우가 가장 길었으 며, 술폰화키토산, 키토산.염의 순셔였다. Monolith IC 고분자 매트릭스에 비해 2배 정도의 약물의 방출 지연성을 보인 피막된 monolithic 고분자 매트럭스 가 방출조절형 제제로서 더 바람직한 것으로 관찰되었다. 이러한 제형들은 초기 급격한 약물 방출속도의 변화를 억 제 하는 sustained release pattern 제 제 임을 확인할 수 있었다.

• 한국주조공학회지
• /
• 제12권6호
• /
• pp.442-449
• /
• 1992

Grey cast iron containing a small amount of Cu and Mo to improve the effect of heat treatment and microstructure were cast and them austenitized. After austenitizing the specimens of castings were austempered at 250$^{\circ}C$, 300$^{\circ}C$ and 350$^{\circ}C$. The effects of matrix structures on mechanical properties and fracture characteristics at the different austempering temperature were investigated. Tensile strength, hardness and impact toughness of austempered grey cast iron showed maximum valve 359 MPa, 321 HB, 3.9 CVN respectively at the lowest austempering temperature, 250$^{\circ}C$. $K_{IC}$ of gref cast iron at a austempering temperature, 250$^{\circ}C$, showed maximum 44 MPa.$m^{1/2}$ even though the amount of retained austenite in it is only 16%. This mainly comes from the refinement of the retained austenite. Quasi-cleavage pattern with a little fit of fibrous pattern was shown on the fractured surface of austempered grey cast iron at all of the temperatures tested.

• 한국수산과학회지
• /
• 제27권4호
• /
• pp.373-379
• /
• 1994

한국 연안역에서 분리한 4종의 규조류 단종배양체를 대상으로 하여, 카드뮴 농도가 다른 6종류의 배양액에서 최종생체량과 성장률을 측정하였다. Chaetoceros속의 천해역 규조인 GS-12는 0.1ppm의 카드뮴 농도에서 전혀 성장하지 못하였으며, 최종생체량과 성장률에 대한 $IC_{50}$은 각각 0.03 및 0.02 ppm이었다. 조수못에서 분리한 배양체인 NC-37과 NC-29는 카드뮴독성에 대해 내성이 보다 큰 편이었다. 부영양화한 만내에서 분리한 J-21은 극히 높은 카드뮴 내성을 나타내었는데, 최종생체량과 성장률에 대한 $IC_{50}$이 각각 1.07 및 1.92 ppm에 달하였다. 본 연구 걸과는 연안역 규조류 단종배양체의 카드뮴 내성이 서식환경에 따라 차이가 있음을 암시한다. G5-12를 제외한 나머지 3종의 규조류 단종배양체들은 카드뮴압박에 대한 내성이 매우 강하다고 평가하였다.

• 마이크로전자및패키징학회지
• /
• 제15권1호
• /
• pp.19-25
• /
• 2008

본 논문에서는 2.4GHz의 무선랜 대역에 사용하고 LTCC 다층 기술이 적용된 Front-end Module를 제작하였다. 제안된 FEM은 전력증폭기 IC, 스위치 IC와 LTCC 모듈로 구성하였다. LTCC 모듈은 송신단은 출력 매칭회로(matching circuit)와 저역통과필터, 수신단은 대역통과필터로 구성하였다. 출력 매칭회로를 LTCC에서 구현하기 위해 PCB에서 구현한 출력 매칭회로의 매칭 파라미터를 이용하였다. LTCC 기판의 특성은 유전율 9.0이다. 기판은 각 층의 두께가 30um인 그린시트를 총 26장을 사용하였다. 패턴용 도체는 Ag 페이스트를 사용하였다. 모듈의 크기는 $4.5mm{\times}3.2mm{\times}1.4mm$이다. 제작된 FEM은 21dB의 이득과 -31dBc(1st side lobe)와 -594Bc(2nd side lobe)의 ACPR, 그리고 23dBm의 P1dB 특성을 가짐을 확인하였다.

• ETRI Journal
• /
• 제7권3호
• /
• pp.3-11
• /
• 1985

CAD tools that has the common data base system are important to design for the VLSI. Each CAD tools are used to design for the VLSI, and to reduce the complexity, man-error, design-time for the IC design. CIF, a layout description language, was proved to be effective in this point. In this article, the program which translates pattern generation data for the mask tooling into CIF data was described. This program has its character in the unification of physical design data base for a design automated CAD system. The output format of CIF data is fitting to the input of the kgraph that is graphic layout editor, and the name of each layer and the output file is extended as a user's option.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 하계학술대회
• /
• pp.150-152
• /
• 2014

디지털 평판 LCD TV의 영상신호 전송에 LVDS가 사용되어 왔으나 케이블간의 타이밍 문제가 대두되고 초고해상도의 컬러 Depth 확장으로 인해 보다 빠른 전송속도가 요구되어진다. V-by-One HS는 초고해상도 영상처리 IC 및 TCON 간의 새로운 인터페이스 기술로서 최대 3840*2160@240Hz의 해상도 영상구현이 가능하다. 동작 주파수 대역의 공진모드 전압 분포와 V-by-One HS IBIS(Input/Output Buffer Information Specification) 모델 시뮬레이션을 통하여 PCB 설계 방법을 제안한다. 본 논문에서는 V-by-One HS 인터페이스 기술을 사용하여 초고해상도 영상패턴 제어 신호발생기의 시스템 구성을 제안하고 고속영상 신호에 대한 신호 무결성을 검증하고자 한다.

• 한국안전학회지
• /
• 제14권3호
• /
• pp.69-77
• /
• 1999

As the use of automatic handling equipment for sensitive semiconductor devices is rapidly increased, manufacturers of electronic components and equipment need to be more alert to the problem of electrostatic discharges(ESD). Semiconductor devices such as IC, LSI, VLSI become a high density pattern of being more fragile by ESD phenomena. One of the most common causes of electrostatic damage is the direct transfer of electrostatic charge from the human body or a charged material to the electrostatic discharge sensitive devices. Accordingly, characteristics of electrostatic attenuation in domestic semiconductor devices is investigated to evaluate the ESD phenomina in the semiconductors in this paper. The required data are obtained by Static Honestmeter. Also The results in this paper can be used for the prevention of semiconductor failure by ESD.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1525-1527
• /
• 1987

This paper describe the KUIC-CEX, an automated CMOS layout verification program which extracts circuit connectivity, MOSFET dimensions, and parasitic capacitance for CIF(1) file. In the KUIC-CEX, Bitmap approach(2, 3) is used for basic operation. Since the output of this program is the Input file format of PSPICE, we can easily verify the layout of circuit. This program is written in C language.