• 조명전기설비학회논문지
• /
• 제19권1호
• /
• pp.148-154
• /
• 2005

본 논문은 QPSK 변조방식을 사용하는 W-CDMA 사용자 설비 시스템에서 진폭 불균형 및 위상 불균형과 같은 RF I/Q 성능열화 요인들에 의한 시스템 성능열화 현상을 다루었다. I/Q 진폭 및 위상 에러에 의한 인접 심볼 간 거리변화를 이용하여 BER 성능 열화를 분석하였고, Matlab 시뮬레이션을 통해 I/Q 진폭 및 위상 에러에 의한 BER 성능열화를 검토하였다. 테스트를 고려하여 구현된 RF 트랜시버와 변복조 측정 장비를 이용하여 성능열화를 에러 벡터 크기 값으로 측정함으로써 하드웨어 구현관점에서 W-CDMA사용자 설비 시스템의 I/Q 진폭 및 위상 에러에 관한 최소 성능요구 사항과 성능열화 요인 측정 방법을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.35-43
• /
• 2011

본 논문에서는 Quadrature LC VCO(Voltage controlled oscillator)의 I/Q 오차를 분석하고, 그 분석된 결과를 이용하여 I/Q 오차 보정 회로를 제안한다. 제안된 I/Q 오차 보정 회로는 높은 주파수 대역폭을 요구하는 위상 오차 검출기를 사용하는 대신에 낮은 주파수 대역폭으로도 동작이 가능한 진폭 오차 검출기를 사용한다. 제안된 I/Q 오차 보정 회로의 검증을 위하여 2.5GHz Quadrature LC VCO가 $0.18{\mu}m$ CMOS 공정으로 제작 및 측정되었다. 측정결과 제안된 진폭 오차 검출기를 사용해도 기존의 위상 오차 검출기는 사용하는 경우들과 유사한 I/Q 오차 보정 성능을 얻을 수 있음을 확인하였다. 본 I/Q 오차 보정 회로는 1.8V 전원 전압에서 0.4mA 전류를 소모하며, 차지하는 칩 면적은 $0.04mm^2$이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1939_1941
• /
• 2009

The modulation quality of the RF transmitter in a wireless communication system usually affects system performance and it mostly depends on both a nonlinearity and a distortion, from the intermodulation products and the I/Q mismatch such as I/Q amplitude error and a local phase error, respectively. This paper focused on how much the error vector magnitude(EVM) which describes the modulation accuracy changes according to the variation of the I/Q mismatch components at I/Q modulator. For this work, the equation for the EVM including the I/Q mismatch components can be induced and calculated in accordance with the variation of the I/Q mismatch components. Consequently, the effect of I/Q mismatch components on the EVM, which is required in the transmitter specification of Personal Area Network, can be clearly analyzed.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.3-10
• /
• 2014

무선 통신 시스템의 집적화 및 비용 절감을 위해 복잡한 필터를 사용하는 헤테로다인 수신기 대신 직접 변환 수신기가 재조명되고 있다. 이에 따라 직접 변환 수신기의 성능 저하 요인을 개선하기 위한 방법 중 하나로 I/Q 불균형 문제, 즉 실수부와 허수부의 진폭, 위상 불일치 개선을 위한 연구가 진행되었다. 그러나 기존 협대역 시스템 중심의 연구에서 크게 고려하지 않아도 되었던 저역 통과 필터의 불일치 문제가 통신 시스템의 광대역화 추세에 따라 직접 변환 수신기의 I/Q 불균형 현상에 심각한 영향을 미칠 수 있게 되었다. 이에 따라 본 연구에서는 10MHz의 광대역 신호를 발생시켜 중심 주파수로부터 각각 ${\pm}8MHz$로 이동시켜 필터 불일치에 의한 영향이 주파수 선택적으로 나타남을 확인하고, 기존의 I/Q 불균형 모델링에서 주로 다루었던 진폭, 위상 불일치에 더하여 필터 불일치 모델링을 추가하였다. 또한 각 불일치 요소를 제거하기 위한 보상 방법을 제시하였다. 모의실험을 통해, 제안한 I/Q 불균형 보상기는 필터 불일치가 존재하는 상황에서 주파수에 따른 신호 왜곡의 차이를 보상함을 확인하였다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.18-26
• /
• 2015

본 논문에서는 직접 변환 방식을 사용하는 RF 중계기에서 I/Q 불균형을 유발하는 파라미터를 분석하고 이를 추정하기 위한 방법에 대하여 연구하였다. 중계기에서는 RF 신호를 기저 대역으로 변환하는 수신단에서 실수부와 허수부의 진폭, 위상 불일치 및 필터 불일치가 발생하며 기저 대역 신호를 RF 신호로 변환하는 송신단에서 진폭과 위상의 불일치가 발생하게 된다. 이에 따라 중계기 구조에서 I/Q 불균형이 발생하는 요소를 순서대로 모델링 하고, 해당 파라미터를 추정하기 위한 송신단에서 수신단으로의 피드백 시험 구조를 제안하였다. 시험 송신 신호와 수신 신호의 비교를 통해 각 실수부와 허수부 신호 성분이 섞이면서 발생한 I/Q 불균형 요소를 추정할 수 있음을 기술하였으며, 추정한 파라미터를 이용하여 직접 변환 RF 중계기에서 I/Q 불균형 현상이 적절히 보상되었음을 확인하였다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.651-659
• /
• 2010

본 논문에서는 software defined radio(SDR) 기반의 고속의 다중 모드, 다중 대역을 위한 새로운 six-port 직접변환 수신기를 제안한다. 설계한 수신기는 2개의 CMOS four-port BPSK 수신기와 직교 LO 신호 발생을 위한 이중 대역 1단 polyphase 필터로 구성되어 있다. 0.18 ${\mu}m$ CMOS 공정을 이용하여 마이크로파 대역에서 처음으로 개발한 four-port 수신기는 두 개의 능동 결합기, 능동 발룬, 두 개의 전력 검출기 및 아날로그 디코더로 구현되어 있다. 제안한 polyphase 필터는 type-I 구조를 선택하였으며, LO 신호의 전력 손실을 줄이기 위하여 1단으로 구현 하였고, 커패시터를 사용하는 것 대신하여 LC 공진구조를 적용하여 이중 대역 동작을 구현하였다. 제안한 sixport 수신기의 RF 가용범위를 확장하기 위하여, six-port junction과 전력 검출기에 I/Q 위상 및 크기를 보정하는 회로를 추가하였다. 제안한 회로에서 위상과 크기 부정합의 보정 범위는 각각 8도와 14 dB이다. 제작한 six-port 수신기는 이중 대역인 900 MHz와 2.4 GHz 대역에서 M-QAM, M-PSK의 40 Msps의 변조 신호를 성공적으로 복조하였다.

• 한국통신학회논문지
• /
• 제35권12C호
• /
• pp.1029-1034
• /
• 2010

QPSK 디지털 수신기는 전송 경로 또는 송수신기 간의 클럭 차이에 의해 발생하는 위상 편차를 보정하기 위해 위상 복원 방안이 필요하다. 널리 사용되고 있는 디지털 Costas 위상 복원 루프는 입력신호의 주파수/위상 복원 성능이 입력 신호의 전력에 따라 달라지므로 별도의 자동 이득조정 (AGC) 루프가 필요하고, 이는 하드웨어 구현시 시스템의 복잡도와 사용 자원을 증가시킨다. 본 논문에서는 입력 전력에 관계없이 일정한 위상 보정 기능을 수행할 수 있으며 타이밍 복원을 위한 AGC를 동시에 제공할 수 있는 위상 보정 및 진폭 보상 방안을 제안하였다. 제안된 방안은 CORDIC 알고리즘을 사용하여 입력 신호의 위상 및 진폭 정보를 분리하여 각각 처리하며 시스템의 복장도 및 사용 자원을 대폭 절감할 수 있으며, C++ 및 Model Sim을 사용한 모의실험을 통해 본 논문에서 제안한 위상 복원 루프의 동작을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.7-15
• /
• 2002

The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate mathched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop strucure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismathc of max. >$3.4^{\circ}$.