• 제목/요약/키워드: I/O interface

검색결과 409건 처리시간 0.025초

발전소 시뮬레이터 I/O 인터페이스 시스템 구축에 관한 연구 (An Implementation of I/O Interface System for Power Plant Simulator)

  • 변승현;장태인;조지용;곽귀일
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 하계종합학술대회 논문집
    • /
    • pp.773-776
    • /
    • 1999
  • For providing good quality power steadily, it is required that operators manipulate the control system of power plant with the good knowledge of power plant system and the control strategies, and cope with accidents effectively. With those requirements, it is general to train operators in power plant control room using full-scope simulator. A full scope simulator adopts the I&C instruments in the main cotrol room, so has to include I/O interface system to interface the simulation computer with I&C instruments in main control room. In already developed simulators, most of I/O interface systems are closed. vendor-dependent. proprietary systems. so have the many disadvantages in terms of cost and maintenance. In this paper. we suggest the method to configure I/O interface system for Thermal Power Plant Simulator based on standard technology which gives the advantages of ease-of-use. cost effectiveness, and simplicity of maintenanceuse by using off-the-shelf products for system integration.

  • PDF

고속 저장 장치를 위한 입출력 스택 최적화 (Optimizing I/O Stack for Fast Storage Devices)

  • 한혁
    • 한국콘텐츠학회논문지
    • /
    • 제16권5호
    • /
    • pp.251-258
    • /
    • 2016
  • 최근 클라우드 컴퓨팅, 사회 관계망 서비스 등의 분야에서 고속 저장 장치에 대한 수요가 크게 증가하고 있다. 성능이 우수한 고속 저장 장치가 개발되고 있지만 현재 리눅스 운영체제의 입출력 스택은 하드 디스크 드라이브를 고려해서 설계되었기 때문에 고속 저장 장치를 충분히 활용하고 있지 못하다. 이 논문에서는 고속 저장 장치의 입출력 대역폭과 입출력 지연시간을 최대로 활용할 수 있는 최적화된 입출력 스택을 제안한다. 이를 위해 기존 리눅스의 블록 입출력 계층을 새로운 인터페이스를 가지는 입출력 계층으로 대체하고 최적화한다. 제안된 입출력 계층은 기존의 하드 디스크 드라이브를 고려한 블록 계층을 우회하고 디바이스 드라이버를 최적화하여 고속 저장 장치의 성능을 최대한 이용할 수 있게 해준다. 또한, 리눅스의 ext2/ext4 파일 시스템을 제안된 입출력 계층 위에서 동작할 수 있도록 최적화하였고, 벤치마크 실험 결과를 통해서 제안하는 입출력 스택은 기존 리눅스 입출력 스택과 비교하여 1.7배 정도의 성능 향상이 있음을 확인할 수 있었다.

산업용 6관절 로봇의 원격제어를 위한 실시간 병렬데이터통신 인터페이스 (Development of Realtime Parallel Data Communication Interface for Remote Control of 6-DOF Industrial Robot)

  • 최명환;이우원
    • 산업기술연구
    • /
    • 제21권A호
    • /
    • pp.97-103
    • /
    • 2001
  • This paper presents the development of the I/O Interface for the real time parallel data communication between controller of a six-axis industrial robot(CRS-A460) and an external computer. The proposed I/O Interface consists of the hardware I/O interface and the software that is downloaded to the robot controller and executed by the controller operating system. The constitution of the digital I/O Port for CRS-A460 robot controller and the digital I/O board for IBM-PC are presented as well as the Process Control Program of the robot controller. The developed protocol for the parallel data communication is described. The data communication is tested, and the performance is analysed. In particular, it is shown that the real-time constraint of the robot controller process is satisfied.

  • PDF

O/Fe(100) and MgO/Fe(100) 계의 LEED I/V curve 분석 (LEED I/V Curve Analysis of O/Fe(100) and MgO/Fe(100) System)

  • 서지근;김상현
    • 한국진공학회지
    • /
    • 제16권1호
    • /
    • pp.1-6
    • /
    • 2007
  • 우리는 O/Fe(100)의 원자적 구조와 MgO/Fe(100) 표면의 계면의 구조를 LEED I/V curve를 이용하여 분석하였다. 산소를 Fe(100) 표면에 흡착시켰을 때 Fe 표면의 첫 번째 층간 간격은 약 16 % 정도 팽창하는 것을 확인하였다. 1ML MgO를 Fe(100) 표면에 성장하였을 때, MgO의 O가 Fe의 on-top 위치에 자라나는 것을 확인하였고, MgO/Fe 계면의 층간 간격이 확장되는 것을 확인하였다. AIA(average intensity mixing approximation) 계산을 사용하여 단층 MgO 성장한 Fe(100) 계의 계면구조는 MgO/FeO/Fe(100)와 MgO/Fe(100)의 계면구조를 갖는 것을 확인하였다. 이것은 확장된 FeO 층의 존재를 보이고 MgO/FeO/Fe(100)와 MgO/Fe(100) 두가지 계면 구조의 공존을 보인 EELS 실험 결과를 뒷받침 한다.

가상화 환경에서 NVMe SSD 성능 분석 및 직접 접근 엔진 개발 (Performance Analysis of NVMe SSDs and Design of Direct Access Engine on Virtualized Environment)

  • 김세욱;최종무
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제24권3호
    • /
    • pp.129-137
    • /
    • 2018
  • 낸드 플래시 메모리 기반의 NVMe(Non-Volatile Memory express) SSD(Solid State Drive)는 멀티 I/O 큐 환경을 제공하는 PCIe 인터페이스 기반에 NVMe 프로토콜을 사용하는 저장장치이다. NVMe SSD는 Multi-core 시스템에서 병렬 I/O 처리가 가능하고 SATA SSD에 비해 대역폭이 크며 대용량의 저장 공간을 제공하기 때문에 데이터 센터, 클라우드 컴퓨팅 등에 사용될 차세대 저장장치로 주목받고 있다. 하지만 가상화 시스템에서는 소프트웨어 I/O 스택의 병목으로 인하여 NVMe SSD의 성능을 충분히 활용하지 못하고 있다. 특히, Xen과 KVM과 같이 호스트 시스템의 I/O 스택을 사용하는 경우에는, 호스트 시스템과 가상머신의 중복된 I/O 스택을 통해서 입출력이 처리되기 때문에 성능 저하가 크게 발생한다. 본 논문에서는 NVMe SSD에 직접 접근하는 기술을 KVM 가상화 시스템에 적용함으로써 가상 머신 I/O의 성능을 향상시키는 Direct-AIO (Direct-Asynchronous I/O)엔진을 제안한다. 그리고 QEMU 에뮬레이터에 제안한 엔진을 개발하고 기존의 I/O 엔진과의 성능 차이를 비교 및 분석한다.

CTR 코드를 사용한 I/O 핀 수를 감소 시킬 수 있는 인터페이스 회로 (An I/O Interface Circuit Using CTR Code to Reduce Number of I/O Pins)

  • 김준배;권오경
    • 전자공학회논문지D
    • /
    • 제36D권1호
    • /
    • pp.47-56
    • /
    • 1999
  • 반도체 칩의 집적도가 급격히 향상됨에 따라 칩의 I/O 수가 증ㅇ가하여 패키지의 크기가 커질 뿐 아니라 칩 자체의 가격보다 패키지의 가격이 높아지고 있는 실정이다. 따라서 집적도의 증가에 의한 I/O 수으이 증가를 억제할 수있는 방법이 요구되고 있다. 본 논문에서는 CTR(Constant-Transition-Rate) 코드 심벌 펄스의 상승 예지와 하강 예지의 위치에 따라 각각 2비트 씩의 디지털 데이터를 엔코딩함으로써 I/O 핀 수를 50% 감소 시킬 수 있는 I/O 인터페이스 회로를 제안한다. 제안한 CTR 코드의 한 심벌은 4비트 데이터를 포함하고 있어 기존의 인터페이스 회로와 비교하여 심벌 속도가 절반으로 감소되고, 엔코딩 신호의 단위 시간당 천이 수가 일정하며, 천이 위치가 넓게 분산되어 동시 스위칭 잡음(Simultaneous Switehing Noise, SSN)이 작아진다. 채널 엔코더는 논리 회로만으로 구현하고, 채널 디코더는 오버샘플링(oversampling) 기법을 이용하여 신호를 복원하는 입출력 회로를 설계하였다. 설계한 회로는 0.6${\mu}m$ CMOS SPICE 파라미터를 이용하여 시뮬레이션함으로써 동작을 검증하였으며, 동작 속도는 200 Mbps/pin 이상이 됨을 확인 하였다. 제안한 방식을 Altera사의 FPGA를 이용하여 구성하였으며, 구성한 회로는 핀 당 22.5 Mbps로 데이터를 전송함을 실험적으로 검증하였다.

  • PDF

IEEE 1284 동작 모드를 사용하는 웹 기반 병렬 I/O 제어 장치의 설계 (Design of Web Based Parallel I/O Control System Using IEEE 1284 Operating Modes)

  • 장호성
    • 한국산학기술학회논문지
    • /
    • 제11권3호
    • /
    • pp.991-996
    • /
    • 2010
  • 본 논문에서는 IEEE 1284 동작 모드를 사용하는 병렬 I/O 제어 시스템을 제안하고 인터넷 환경하에서 원격제어 통신을 실현하였다. IEEE 1284 표준은 다수의 특정한 동작 모드와 호환성이 있는 인터페이스를 정의하며 PC의 병렬 포트에 대해 보다 개선된 성능을 제공한다. 병렬 포트 장치는 Device/ID 식별 절차를 갖는 병렬 포트에 대해 PnP 기능을 제공하게 되는 새로운 운영체제 때문에 시스템 구성과 인터페이스 절차가 간단하게 된다. 이러한 성능 증대로 병렬 I/O 포트는 더욱 저가격, 실용이 간편한 I/O 포트로 가능하게 된다.

실리콘 이종 접합 태양 전지 특성에 대한 ZnO:Al과 비정질 실리콘 계면 반응의 영향 (Effect of Interface Reaction between ZnO:Al and Amorphous Silicon on Silicon Heterojunction Solar Cells)

  • 강민구;탁성주;이종한;김찬석;정대영;이정철;윤경훈;김동환
    • 한국재료학회지
    • /
    • 제21권2호
    • /
    • pp.120-124
    • /
    • 2011
  • Silicon heterojunction solar cells have been studied by many research groups. In this work, silicon heterojunction solar cells having a simple structure of Ag/ZnO:Al/n type a-Si:H/p type c-Si/Al were fabricated. Samples were fabricated to investigate the effect of transparent conductive oxide growth conditions on the interface between ZnO:Al layer and a-Si:H layer. One sample was deposited by ZnO:Al at low working pressure. The other sample was deposited by ZnO:Al at alternating high working pressure and low working pressure. Electrical properties and chemical properties were investigated by light I-V characteristics and AES method, respectively. The light I-V characteristics showed better efficiency on sample deposited by ZnO:Al by alternating high working pressure and low working pressure. Atomic concentrations and relative oxidation states of Si, O, and Zn were analyzed by AES method. For poor efficiency samples, Si was diffused into ZnO:Al layer and O was diffused at the interface of ZnO:Al and Si. Differentiated O KLL spectra, Zn LMM spectra, and Si KLL spectra were used for interface reaction and oxidation state. According to AES spectra, sample deposited by high working pressure was effective at reducing the interface reaction and the Si diffusion. Consequently, the efficiency was improved by suppressing the SiOx formation at the interface.

주차 보조 시스템을 위한 ECU 설계 (Design of Electronic Control Unit for Parking Assist System)

  • 최진혁;이성수
    • 전기전자학회논문지
    • /
    • 제24권4호
    • /
    • pp.1172-1175
    • /
    • 2020
  • 차량에 사용되는 ECU에는 CPU 코어, 차량통신 콘트롤러, 메모리 인터페이스, 센서 인터페이스, I/O 인터페이스 등이 집적되어 있다. 현재 사용되는 차량용 ECU는 대부분 자사만의 독점적 프로세서 아키텍쳐로 개발하였으나, 최근 자율주행자동차 및 커넥티드카에서 소프트웨어 범용성을 위해 ARM, RISC-V와 같은 표준 프로세서를 기반으로 한 차량용 ECU의 수요가 급증하고 있다. 본 논문에서는 명령어 집합이 무료로 공개된 RISC-V를 기반으로 하여 주차 보조 시스템에 사용하기 위한 차량용 ECU를 설계하였다. 개발된 ECU는 32b RISC-V CPU 코어, CAN, LIN 등의 IVN 콘트롤러, ROM, SRAM 등의 메모리 인터페이스, SPI, UART, I2C 등의 I/O 인터페이스를 내장하였다. 65nm CMOS 공정에서 구현한 결과는 동작 주파수 50MHz, 면적 0.37㎟, 게이트 수 55,310개였다.

PECVD와 NO 어닐링 공정을 이용하여 제작한 N-based 4H-SiC MOS Capacitor의 SiC/SiO2 계면 특성 (SiC/SiO2 Interface Characteristics in N-based 4H-SiC MOS Capacitor Fabricated with PECVD and NO Annealing Processes)

  • 송관훈;김광수
    • 전기전자학회논문지
    • /
    • 제18권4호
    • /
    • pp.447-455
    • /
    • 2014
  • 본 연구에서는 4H-SiC MOSFET의 주요 문제점인 $SiC/SiO_2$ 계면의 특성을 향상시키기 위해 PECVD (plasma enhanced chemical vapor deposition) 공정을 이용하여 n-based 4H-SiC MOS Capacitor를 제작하였다. 건식 산화 공정의 낮은 성장속도, 높은 계면포획 밀도와 $SiO_2$의 낮은 항복전계 등의 문제를 극복하기 위하여 PECVD와 NO어닐링 공정을 사용하여 MOS Capacitor를 제작하였다. 제작이 끝난 후, MOS Capacitor의 계면특성을 hi-lo C-V 측정, I-V 측정 및 SIMS를 이용해 측정하고 평가하였다. 계면의 특성을 건식 산화의 경우와 비교한 결과 20% 감소한 평탄대 전압 변화, 25% 감소한 $SiO_2$ 유효 전하 밀도, 8MV/cm의 증가한 $SiO_2$ 항복전계 및 1.57eV의 유효 에너지 장벽 높이, 전도대 아래로 0.375~0.495eV만큼 떨어져 있는 에너지 영역에서 69.05% 감소한 계면 포획 농도를 확인함으로써 향상된 계면 및 산화막 특성을 얻을 수 있었다.