• 인터넷정보학회논문지
• /
• 제7권6호
• /
• pp.79-86
• /
• 2006

클라이언트-서버 데이터베이스 시스템에서 많은 병행실행제어가 연구되었다. 그러나 일반적으로 알려진 기법들은 데이터베이스에서 데이터의 집중으로 인한 수많은 변화를 수용하기 어렵다. 본 논문에서는 혼성 병행실행제어를 제안한다. 제안하는 기법은 첫 번째 실행에서는 낙관적인 기법을 사용하며 두 번째 실행에서는 비관적인 기법을 사용한다. 제안하는 기법에서는 두 번째 단계에서 잠금을 미리 선언하기 때문에, 비관적인 기법에서 발생할 수 있는 교착상태는 발생하지 않는다. 또한, 낙관적 단계의 검사가 실패하더라도 단 한번만 재실행되는 것을 보장한다. 실험을 통하여 제안하는 기법과 분산 낙관적 병행실행제어를 비교하고, 제안하는 기법이 분산 낙관적 병행실행제어보다 우수하다는 것을 보인다.

• Journal of Information Processing Systems
• /
• 제14권2호
• /
• pp.499-509
• /
• 2018

Recently, hybrid transactional memory (HyTM) has gained much interest from researchers because it combines the advantages of hardware transactional memory (HTM) and software transactional memory (STM). To provide the concurrency control of transactions, the existing HyTM-based studies use a bloom filter. However, they fail to overcome the typical false positive errors of a bloom filter. Though the existing studies use a global lock, the efficiency of global lock-based memory allocation is significantly low in multi-core environment. In this paper, we propose an efficient hybrid transactional memory scheme using near-optimal retry computation and sophisticated memory management in order to efficiently process transactions in multi-core environment. First, we propose a near-optimal retry computation algorithm that provides an efficient HTM configuration using machine learning algorithms, according to the characteristic of a given workload. Second, we provide an efficient concurrency control for transactions in different environments by using a sophisticated bloom filter. Third, we propose a memory management scheme being optimized for the CPU cache line, in order to provide a fast transaction processing. Finally, it is shown from our performance evaluation that our HyTM scheme achieves up to 2.5 times better performance by using the Stanford transactional applications for multi-processing (STAMP) benchmarks than the state-of-the-art algorithms.

• 한국콘텐츠학회논문지
• /
• 제5권1호
• /
• pp.157-167
• /
• 2005

본 논문에서는 다차원 색인구조를 위한 새로운 유령방지 기법을 제안한다. 제안하는 유령 방지 기법은 프레디킷 잠금 기법과 그래뉼러 잠금 기법의 특징을 혼합한 방식이다. 제안하는 기법은 다차원 색인구조의 종류에 영향을 받지 않으며, 트리 기반, 파일 기반 및 해시 기반의 색인구조와 같은 모든 색인구조에 적용 가능하다. 또한, 제안하는 기법은 개발비용을 줄이고 잠금 부담이 적게 하면서도 높은 동시성을 제공한다. 그리고 다양한 환경에서의 실험을 통해 제안하는 기법이 다차원 색인 구조를 위한 기존의 유령방지 기법들에 비해 우수함을 보였다.

• 한국정보과학회논문지:데이타베이스
• /
• 제31권4호
• /
• pp.422-431
• /
• 2004

최근에 이동 컴퓨팅 환경에서 여러 데이타 전송 모델이 연구되고 있다. 특히 서버가 반복적으로 필요한 정보를 전파해주는 주기적 푸시 모델에 대한 연구가 활발히 진행되고 있다. 그러나 데이타 평균 대기 시간은 브로드캐스트 한 주기의 길이에 상당히 영향을 받으며, 또한 여러 사용자들간의 접근 데이타가 차이가 날 경우 응답시간에 상당히 나빠질 수 있다. 이 경우, 그 사용자들은 차라리 서버에게 명시적으로 데이타를 요청하기를 바랄 것이다. 이러한 두 가지 접근방식을 모두 지원하는 것을 복합 브로드캐스트라고 한다. 이 환경에서, 본 논문에서는 새로운 이동 트랜잭션 처리 알고리즘(O-PreH)을 개발하였다. 우선 서버가 관리하는 데이타는 주기적 브로드캐스트 방식으로 처리되는 Push_Data와 요구-처리방식으로 처리되는 Pull_Data로 나뉘어 진다. 즉, 사용자는 요구하는 데이타의 타입에 따라 접근하는 방식이 차이가 난다. 또한 서버는 이동 트랜잭션 일관성 유지를 돕기 위해 주기적으로 무효화 보고를 전송해준다. 만약 사용자가 무효화 보고에 의해 하나 이상의 충돌을 발견한다면, 일관성을 침해하지 않는 범위 내에서 그 충돌 순서를 결정한 후(pre-reordering) 나머지 연산들을 비관적으로 수행시킨다. 자세한 실험 과정을 거쳐 제안한 알고리즘의 성능 향상을 보였다.

• 정보처리학회논문지A
• /
• 제12A권2호
• /
• pp.171-180
• /
• 2005

분산 시스템에서 가용성을 높이고 전체 시스템의 성능을 향상시키기 위해 데이터는 여러 노드에 중복하여 저장된다. 여기서는 전역적 접근제어를 위해서 읽기/쓰기 동작을 수행하는데 필요한 노드의 집합을 정의하는 Quorum 프로토콜이 존재한다. Quorum 프로토콜을 사용하는 대표적인 복제 프로토콜인 Tree Quorum 프로토콜은 트리의 높이가 증가할수록 노드의 수가 기하급수적으로 증가하고, Grid 프로토콜은 노드에 장애가 발생하지 않아도 언제나 같은 읽기/쓰기 비용을 갖는다는 단점을 갖고 있다. 따라서, 본 논문에서는 기존 프로토콜의 장점을 가지면서 단점을 해결할 수 있는 새로운 하이브리드 프로토콜을 제안한다. 제안된 하이브리드 프로토콜은 전체적으로는 트리 구조를 가지면서 각 레벨에서는 그리드의 열과 같은 구조를 가짐으로써 노드에 장애가 없을 때에는 Tree Quorum 프로토콜과 같이 적은 동작 비용을 요구하며, 노드에 장애가 존재할 경우에도 기존 프로토콜에 비해 상대적으로 적은 동자 비용과 높은 가용성을 보인다. 그러므로 높은 데이터 가용성이 요구되는 서바이벌 스토리지 시스템에 효율적으로 적용 가능하다. 본 논문에서는 수학적 모델링을 통하여 제안된 프로토콜의 비용과 가용성을 평가하고, 시뮬레이션을 통해 응답시간과 처리율을 기존의 Tree quorum프로토콜과 비교한다.

• 한국정보통신학회논문지
• /
• 제11권7호
• /
• pp.1289-1295
• /
• 2007

본 논문에서는 유 무선 네트워 킹을 지원하는 TRS 중계기의 전체적인 RF 시스템들을 디지털 방식으로 제어 할 수 있는 고성능 병렬 제어 시스템을 구현하였다. 구현된 시스템은 순 역방향 LPA(Linear Power Amplifier), 순 역방향 LNA(Low Noise Amplifier), 채널카드, 직렬통신(RS-232), 유 무선 TCP/IP 통신의 제어를 담당하는 FPGA(Field Programmable Gate Array) 칩과 전체 시스템의 제어를 관장하는 마스터(Master) 마이크로프로세서, 순 역방향 스펙트럼 분석기(Spectrum Analyzer, SA)를 내장하여 현재 통신되고 있는 채널의 주파수 스펙트럼을 5KHz 단위의 해상도로 관찰할 수 있도록 하는 슬레이브 마이크로프로세서, 각각의 채널카드들을 개별적으로 감시하고 채널카드내의 주파수 합성기(Frequency Synthesizer)를 프로그래밍하기 위한 10개의 채널카드용 마이크로프로세서, 그리고 그 밖의 몇 가지 주변기기들과 회로들로 구성된다. 전체 시스템은 동작의 효율성과 병렬성을 비롯하여 구현의 적합성과 비용을 고려하여 H/W(Hardware) 및 S/W(Software) 부분으로 나누었고, H/W도 FPGA과 마이크로프로세서로 나누어서 최적화를 이루고자 노력하였다.