• Journal of information and communication convergence engineering
• /
• 제11권4호
• /
• pp.282-287
• /
• 2013

A real-time digital holographic display is the core technology for the next-generation 3DTV. Holographic display requires a considerably large amount of calculation. If generating a large number of digital holograms is intended, the amount of calculation and the time required increase exponentially. This is a significant obstacle in a real-time hologram service. This paper proposes an algorithm that increases the speed of generating a Fresnel hologram by using a recursive addition operation covering the entire coordinate array of a digital hologram. The 3D object designed to calculate the digital hologram uses a depth-map image produced by computer graphics. The proposed algorithm is a technique that performs the computer-generated holography (CGH) operation with only recursive addition of all of the hologram's coordinates by analyzing the regularity between the 3D object and the digital hologram coordinates. The experimental results show that the proposed algorithm increases the operation speed by 70% over the technique using the conventional CGH equation and by more than 30% over the previously proposed recursive technique.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.242-245
• /
• 2009

This paper proposes an algorithm that increases the speed of generating a Fresnel hologram using a recursive addition operation covering the whole coordinate array of a digital hologram. The 3D object designed to calculate the digital hologram used the depth-map image produced by computer graphics (CG). The proposed algorithm is a technique that performs CGH (computer generated hologram) operation with only the recursive addition from the hologram's whole coordinates by analyzing the regularity between the 3D object and the digital hologram coordinates. The experimental results showed that the proposed algorithm increased operation speed by 30% over the technique using the conventional CGH equation.

• 한국정보통신학회논문지
• /
• 제16권1호
• /
• pp.133-142
• /
• 2012

본 논문에서는 홀로그램의 기본 원리인 빛의 간섭현상을 수학적 연산을 통하여 획득하는 컴퓨터 생성 홀로그램의 고속 알고리즘을 제안하고, 이를 하드웨어로 구현한다. 컴퓨터 생성 홀로그램을 고속화하기 위하여 연산 식을 변형하여 병렬 연산이 가능하도록 하며, 이를 두 종류의 (초기 연산 셀과 추가 연산 셀) 구조로 하드웨어를 구현한다. 병렬 연산 알고리즘은 홀로그램의 화소 맨 좌측 열의 값만 연산한 후 나머지 열의 화소 값은 모두 동시에 구할 수 있는 알고리즘으로, 초기 연산 셀은 화소 맨 좌측 값을 연산하고, 나머지 열의 값은 추가 연산 셀로 연산하는 방법이다. 최대 동작 주파수는 약 215MHz이었으며, 이 동작 주파수를 기준으로 기존의 방법들 중 가장 우수한 성능을 보이는 방법과 동일하게 환경을 설정하여 실험을 수행하였다. 그 결과 초당 62.9 CGH 프레임을 연산하는 기존의 방법에 비해 제안한 방법은 초당 81.75 CGH 프레임을 연산하여 약 1.3배의 속도가 향상됨을 확인하였다.

• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.603-610
• /
• 2008

본 논문에서는 디지털 홀로그램의 획득 및 전송과정에서 발생하는 잡음을 효율적으로 제거하는 알고리듬을 제안한다. 제안한 알고리듬은 디지털 홀로그램을 DCT(Discrete Cosine Transform)하여 주파수영역으로 변환한 후 객체영역과 배경영역으로 분리한다. 이 후, 객체영역은 히스토그램 변환기법을 적용하고 배경영역은 '0'으로 치환하였다. 제안한 알고리듬을 적용한 결과 PSNR이 6dB이상 향상되었다.

• 한국통신학회논문지
• /
• 제33권5C호
• /
• pp.386-394
• /
• 2008

디지털 홀로그래픽 비디오 시스템을 제작하기 위해서는 디지털 홀로그램을 가능한 빠르게 생성하는 것이 중요하다. 본 논문에서는 디지털 홀로그램의 전체 좌표를 대상으로 반복적인 가산 연산을 이용하여 Fresnel 홀로그램의 생성 속도를 높이는 알고리듬을 제안한다. 디지털 홀로그램을 계산하기 위한 3차원 객체는 컴퓨터 그래픽(computer graphic, CG)으로 제작한 깊이영상(depth-map image)을 이용하였다. 본 논문에서 제안하는 알고리듬은 부동소수점 형식의 반복가산기법을 이용하여 디지털 홀로그램의 위상을 고속으로 계산하는 기법이다. 실험결과 제안한 알고리듬은 일반적인 CGH 수식을 이용한 기법의 70%, [3]에서 제안한 기법보다 30%이상 연산속도가 빨라졌다.

• 방송공학회논문지
• /
• 제16권3호
• /
• pp.403-415
• /
• 2011

본 논문에서는 고속으로 디지털 홀로그램을 생성할 수 있는 하드웨어구조를 제안하였다. 수정된 컴퓨터 생성 홀로그램(computer-generated hologram, CGH) 알고리즘을 이용하고, 기존의 한 화소에 대한 홀로그램 전체 화소를 연산하는 방법이 아니라 객체 전체 화소에서 홀로그램의 한 화소씩 연산하는 방법을 선택하여 홀로그램 한 화소씩 계산하고 바로 출력 하여 메모리 병목 현상을 제거하기 위한 파이프라인 기반의 하드웨어 구조를 제안하였다. CGH 알고리즘을 바탕으로 입력부, 연산부, 및 정규화부로 구성된 디지털 홀로그램 생성기의 구조를 제안하였고, 이를 효율적인 하드웨어로 구현하였다. 객체의 화소만 저장하여 반복 사용하기 때문에 메모리의 사용량을 줄일 수 있었다. 제안한 하드웨어는 세로 방향으로 확장을 하여 동작을 병렬화시킬 수 있다. 제안한 하드웨어는 1K의 광원에 대해 HD급 홀로그램을 초당 약 87장을 생성할 수 있었다.

• 한국음향학회지
• /
• 제40권2호
• /
• pp.169-175
• /
• 2021

최근 입자 조작, 신경 자극 등을 위해 초음파 홀로그램과 그 응용에 대해 연구가 활발히 되고 있다. 하지만 홀로그램을 생성할 송신 신호 위상의 결정은 이전의 시간 소모적인 반복 최적화 방법에서 크게 벗어나지 않고 있다. 이에 본 연구에서는 광학 홀로그램 생성을 위해 활용된 바 있는 딥러닝 기법을 초음파 홀로그램 생성을 위해 적용하여 소개한다. U-Net을 기반으로 알고리즘을 구성하였으며 원 모양의 데이터셋에 대해 학습하고 영어 알파벳에 대해 평가함으로써 그 일반화 가능성을 검증하였다. 또한 시뮬레이션을 통해 기존 알고리즘과 계산속도, 정확도, 균일도 측면에서 비교하였다. 결과적으로 정확도와 균일도는 기존에 비해 다소 떨어지지만 계산속도가 약 190배 빨라졌다. 따라서, 이 결과를 통해 딥러닝 기반 초음파 홀로그램 생성 알고리즘은 기존 방법보다 초음파 홀로그램을 빠르게 형성할 수 있는 것을 확인할 수 있었다.

• 전자공학회논문지A
• /
• 제32A권2호
• /
• pp.111-119
• /
• 1995

In this paper, we propose an efficient SA(simulated annealing) algorithm for the synthesis of binary phase computer generated hologram. SA algorithm is a method to find the optimal solution through iterative technique. It is important that selecting cost function and parameters within this algorithm. The aplications of converentional SA algorithm to synthesize parameters within this algorithm. The applications of conventional SA algorithm to synthesize binary hologram have many problems because of inappropriate paramters and cost function. So, we propose a new cost function and a calculation technique of proper parameters required to achieve the optimal solution. Computer simulation results show that the proposed method is better than conventional method in terms of diffraction efficiency and reconstruction error. Also, we show the reconstructed images by the proposed method through optical esperiment.

• 한국산업정보학회논문지
• /
• 제10권4호
• /
• pp.16-25
• /
• 2005

본 논문에서는 최적의 이진 위상 컴퓨터형성홀로그램을 설계하기 위해 SA 및 GA를 합성한 새로운 방법을 제안하였다. 블럭단위 탐색을 하는 GA의 교배연산 및 돌연변이 연산과정 후에 화소단위의 면밀한 탐색을 하는 SA 알고리듬을 삽입하므로써 BPCGH의 성능을 개선시켰다. 컴퓨터 시뮬레이션에서 제안된 합성 반복 알고리듬이 기존의 SA 알고리듬보다 회절효율이 향상됨을 보였다.

• 한국통신학회논문지
• /
• 제33권7C호
• /
• pp.540-547
• /
• 2008

본 논문에서는 실시간으로 컴퓨터 생성 홀로그램을 생성할 수 있는 VLSI 구조를 제안하고 하드웨어로 구현하였다. 고속으로 디지털 홀로그램을 생성할 수 있는 수정된 알고리즘을 도입하고, 하드웨어 구현을 위해 재해석하였다. 수치 및 시각적인 정밀도 분석으로부터 하드웨어 내부의 비트 너비를 구하였다. CGH 알고리즘의 분석과 정밀도 분석 결과부터 CGH 셀의 구조를 제안하였다. CGH 셀의 구조와 알고리즘의 특성으로부터 동작 순서를 분석하였고, 파이프라인 구조와 동작적인 타이밍을 제안하였다.