• 정보처리학회논문지C
• /
• 제15C권2호
• /
• pp.133-140
• /
• 2008

본 논문에서는 $GF(2^{163})$타원곡선 암호 프로세서를 제안한다. 제안한 암호 프로세서는 타원곡선 정수 곱셈을 위해 수정된 Loez-Dahab Montgomery 알고리즘을 채택하고, $GF(2^{163})$상의 산술 연산을 위해 가우시안 정규 기저(Gaussian Normal Basis: GNB)를 이용한다. 높은 처리율을 위해 Lopez-Dahab 방식에 기반한 규칙적인 주소화 방식의 병렬 타원곡선 좌표 덧셈 및 배 연산 알고리즘을 유도하고 $GF(2^{163})$상의 연산을 수행하는 두 개의 워드-레벨 산술 연산기(Arithmetic Unit: AU)를 설계한다. 제안된 타원곡선 암호 프로세서는 Xilinx사의 XC4VLX80 FPGA 디바이스에 구현되었으며, 24,263개의 슬라이스를 사용하고 최대 동작주파수는 143MHz이다. 제안된 구조를 Shu 등의 하드웨어 구현과 비교했을 때 하드웨어 복잡도는 약 2배 증가 하였지만 4.8배의 속도 향상을 보인다. 따라서 제안된 타원곡선 암호 프로세서는 네트워크 프로세서와 웹 서버등과 같은 높은 처리율을 요구하는 타원곡선 암호시스템에 적합하다.

• 한국통신학회논문지
• /
• 제25권5A호
• /
• pp.702-708
• /
• 2000

본 논문에서는 프랙탈 영상압축의 고속수행을 위한 최적의 파이프라인 주기를 갖는 일차원 VLSI 어레이를 설계했다. 고정분할 알고리즘을 변형하여 VLSI 어레이 설계에 적합하며 화질의 손상을 최소화하면서 압축율이 높은 알고리즘을 유도했다. 파이프라인의 각 세그먼트를 구성하는 PE의 연산시간을 가능한 균등하게 분포시켜 최적의 파이프라인의 주기를 얻었다. 이러한 결과로써 약 4배의 속도 향상을 얻을 수 있다. 정의역과 치역블럭의 입출력과 연산장치를 공유하여 입출력 핀의 수를 줄였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1823-1826
• /
• 2002

On modern computer culture, the high quality data is required in multimedia systems. So, the technology of data compression fur data transmission is necessary now. This paper presents the pipeline architecture for the low and column address generator of 2D DCT/IDCT (Discrete Cosine Transform/Inverse Discrete Cosine Transform. In the proposed architecture, the area of hardware is reduced by using the DA (distributed arithmetic) method and applies the concepts of pipeline to the parallel architecture. As a result the designed pipeline of the low and column address generator for 2D DCT/IDCT architecture is implemented with an efficiency and high speed compared with the non-pipeline architecture.

• ETRI Journal
• /
• 제42권3호
• /
• pp.376-387
• /
• 2020

Massive computation of the reconstruction algorithm for compressive sensing (CS) has been a major concern for its real-time application. In this paper, we propose a novel high-speed architecture for the orthogonal matching pursuit (OMP) algorithm, which is the most frequently used to reconstruct compressively sensed signals. The proposed design offers a very high throughput and includes an innovative pipeline architecture and scheduling algorithm. Least-squares problem solving, which requires a huge amount of computations in the OMP, is implemented by using systolic arrays with four new processing elements. In addition, a distributed-arithmetic-based circuit for matrix multiplication is proposed to counterbalance the area overhead caused by the multi-stage pipelining. The results of logic synthesis show that the proposed design reconstructs signals nearly 19 times faster while occupying an only 1.06 times larger area than the existing designs for N = 256, M = 64, and m = 16, where N is the number of the original samples, M is the length of the measurement vector, and m is the sparsity level of the signal.

• 한국지능시스템학회논문지
• /
• 제12권4호
• /
• pp.373-378
• /
• 2002

기존의 대부분의 퍼지 제어기는 퍼지 추론시 [0, 1]의 소속도를 갖는 퍼지 소속함수들의 실수연산으로 인하여 연산수행 속도가 저하되는 문제를 가지고 있다 따라서 본 논문에서는 실수연산으로 인하여 야기되었던 속도 저하문제를 해결하기 위한 새로운 퍼지연산 기법으로 실수 값을 갖는 퍼지 소속함수 값을 정수형 격자(pixel)에 매핑시켜 정수형 퍼지 소속 함수값만을 가지고 연산함으로써 기존의 퍼지제어기에 비해 매우 빠른 연산을 수행 할 수 있는 고속 퍼지제어기를 제안한다. 또한 퍼지 제어시스템 설계시에 퍼지 입출력 변수들의 퍼지항들을 입력시킬 수 있는 GUI(Graphic User Interface)를 제공하여 소속함수의 수정 및 퍼지 값 입력시 사용자에게 보다 편리한 환경을 제공한다

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2002년도 춘계학술대회 및 임시총회
• /
• pp.191-194
• /
• 2002

기존의 퍼지 제어기는 퍼지 추론시 [0, 1]의 소속도를 갖는 퍼지 소속함수들의 실수연산으로 인하여 연산수행 속도가 저하되는 문제를 가지고 있다 따라서 본 논문에서는 실수연산으로 인하여 야기되었던 속도 저하문제를 해결하기 위한 새로운 퍼지연산 기법으로 실수 값을 갖는 퍼지 소속 함수 값을 정수형 격자(pixel)에 매핑 시켜 정수형 퍼지 소속 함수 값만을 가지고 연산함으로써 기존의 퍼지제어기에 비해 매우 빠른 연산을 수행 할 수 있는 고속 퍼지제어기를 제안한다. 또한 퍼지제어시스템 설계시에 퍼지 입.출력 변수들의 퍼지항들을 입력시킬 수 있는 GUI(Graphic User Interface)를 제공하여 소속함수의 수정 및 퍼지 값 입력시 사용자에게 보다 편리한 환경을 제공한다.

• 산업공학
• /
• 제13권4호
• /
• pp.725-737
• /
• 2000

This paper deals with the design and the development of user interface for a high speed linear programming solving system. The general users' educational and practical requirements are analyzed and the functionalities that should be implemented for the requirements are designed. The user interface of the system consists of various carefully designed built-in commands that perform the functionalities. The names of the build-in commands are chosen to enhance the users' convenience. We also address the various factors that should be considered in the design of the linear programming solvers when integrated with the user interface. As one of user-friendly environments, data input system that can understand user-written arithmetic form is added to our user interface system. Finally, we compare our system with other user interface systems.

• 한국안전학회지
• /
• 제12권3호
• /
• pp.60-66
• /
• 1997

In this paper, a moving object surveillance system, which can extract moving object in real-time, using image subtraction method is described. This technique based on the novelty filter having the structure of neural network associative memory. Digital arithmetic and timing control parts were composed of hardwired controller to treat two-dimensional massive image information. SRAMS having 20 ns access time were used for the image buffer that has high speed write/read property. Image extraction algorithm is discussed and supported by simulation and experiments.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.843-846
• /
• 1998

산술연산을 수행하는 가산기는 ALU(arithmetic logic unit)의 성능을 좌우하는데 매우 중요한 역할을 하며, 어떠한 캐리 생성 방식을 사용하는냐에 따라 그 성능이 결정될 수 있다. RCA(Ripple carry adder)는 간단하고, 쉬운 설게로 널리 사용되자만, 캐리의 전파지연 문제로 인해 고속의 가산기 응용에의 부적합하다. 또한, CLA(carry lookahead adder)방식의 가산기는 캐리의 지연시간이 가산기의 단수와 무관하므로, 연산속도를 높일 수 있는 장점이 있지만 더하고자 하는 bit의 수가 클수록 회로가 매우 복잡해지는 큰 단점을 가지고 있다. 따라서, 본 논문에서는 간단하면서도 성능이 우수한 64bit 가산기를 설계하고 시뮬레이션을 통하여 설계된 회로의 우수성을 증명하였다.

• 대한전자공학회논문지
• /
• 제26권6호
• /
• pp.147-155
• /
• 1989

본 논문에서는 고속 신호처리 프로세서(digital signal processor)인 TMS320C25를 사용하여 칼만 필터링 기법을 이용한 실시간 TWS(track-while-scan) 시스템의 구현에 대하여 고찰하였다. 먼저 고정 소숫점 연산에 의해 칼만 필터를 구현 할 때 생기는 FWL(finite word length)의 영향에 대하여 알아 보았다. 실시간 TWS 시스템은 TWS연산부, 스캔 컨버터(scan converter) 그리고 시스템 제어부로 구성하였고 시스템 버스는 multi-bus를 채택하였다. TWS 시스템은 최대 8개의 표적을 동시 추적하기 위하여 제작되었으며, 실험을 통하여 8개의 표적을 동시에 추적하는데 부동 소숫점 연산시 약 0.35sce, 고정 소숫점 연산시 약 0.28sec의 시간이 소요된다는 결과를 보임으로써 칼만 필터를 실시간으로 처리 할 수 있는 충분한 가능성을 제시하였다.