• 제목/요약/키워드: High-Speed implementation

검색결과 1,117건 처리시간 0.029초

HyMES에 대한 결합 확률 분포 기반 단일 파형 분석 (Single Trace Analysis against HyMES by Exploitation of Joint Distributions of Leakages)

  • 박병규;김수리;김한빛;진성현;김희석;홍석희
    • 정보보호학회논문지
    • /
    • 제28권5호
    • /
    • pp.1099-1112
    • /
    • 2018
  • 미래에 양자컴퓨터가 상용화될 것을 대비하여 전 세계적으로 양자컴퓨터에도 안전한 후 양자 암호(post quantum cryptography)에 대한 연구가 활발히 진행되고 있다. 그중 빠른 속도와 높은 안전성을 제공하는 부호 기반 암호시스템에 대하여 다양한 부채널 분석에 대한 취약점이 발견되고 있으며, 이에 따라 부채널 분석에 안전한 암호시스템 설계를 위한 연구가 진행되고 있다. 본 논문에서는 HyMES(Hybrid McEliece Scheme)에 대해 단 하나의 파형만을 이용하여 비밀키를 복원하는 방법을 제안한다. HyMES는 기존에 제안되었던 McEliece에 비해 키 크기가 작고, 암복호화 속도 또한 기존보다 빠르게 설계된 부호 기반 공개키 암호시스템이다. HyMES 복호화 알고리즘에는 신드롬 값 계산에 필요한 패리티 검사 행렬(parity-check matrix)을 연산하는 과정이 있다. 본 논문에서는 이 과정에서 사용되는 비선형 함수에 대한 결합 확률 분포가 비밀키 값에 따라 달라짐을 이용하여 HyMES를 분석하였다. 공개키 암호를 대상으로 한 결합 확률 분포 기반 분석은 본 논문에서 처음으로 제안되었다.

낮은 복잡도의 Deeply Embedded 중앙처리장치 및 시스템온칩 구현 (Low-Complexity Deeply Embedded CPU and SoC Implementation)

  • 박성정;박성경
    • 한국산학기술학회논문지
    • /
    • 제17권3호
    • /
    • pp.699-707
    • /
    • 2016
  • 중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다. 본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다. 제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. $0.18{\mu}m$ 디지털 CMOS 공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.

웹기반 선박엔진 성능분석용 압력모니터링 시스템 구현 (Implementation of pressure monitoring system(PMS) for ship's engine performance analysis(SEPA) based on the web)

  • 양현숙;권혁주;이성근
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제38권7호
    • /
    • pp.929-935
    • /
    • 2014
  • 본 논문에서는 선내 제어실 및 Web에서 고속의 선박엔진성능분석용 압력 모니터링이 가능한 시스템을 구현하고자 한다. 이 시스템은 압력센서, 다채널 A/D 변환기가 내장된 감시모듈, TCP/IP 및 무선 인터넷 통신시스템으로 구성되고, 저가형이면서 국산화 개발에 목표를 둔 것이다. 기존 국산 제품은 가장 먼저 폭발하는 실린더의 피스톤이 상사점(TDC, Top dead center)에 도달하는 순간에 그 실린더의 압력을 측정하고, 이어서 실린더 개수만큼 등분된 회전 각도가 지난 시점마다 차례대로 다음 실린더의 압력을 수동으로 측정하는 방식이고, 제안된 방식은 각 엔진마다 압력센서를 설치하고 이를 감시모듈에서 실시간으로 계측한 후 통신에 의해 현장 제어실 PC나 Web 상에서 실시간 모니터링이 되도록 구현한다. 제안한 방식을 이용하면 최초에 폭발하는 TDC 점뿐만 아니라 나머지 실린더의 TDC 점을 실시간으로 정확히 계측하는 것이 가능하고, 각 TDC에 동기 되는 각 실린더 내의 압력 측정이 가능하여 선박엔진성능분석의 정밀도를 높일 수 있다. 또한, 실린더의 최대압력(Pmax)과 TDC 편차 및 연소상태와 같은 엔진의 다양한 진단에 사용될 수 있다.

SPQUSAR : Apache Spark를 이용한 대용량의 정성적 공간 추론기 (SPQUSAR : A Large-Scale Qualitative Spatial Reasoner Using Apache Spark)

  • 김종환;김종훈;김인철
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제21권12호
    • /
    • pp.774-779
    • /
    • 2015
  • 본 논문에서는 단위 추론 작업들 간의 순차 처리와 반복 처리에 효과적인 인-메모리 방식의 고속 클러스터 컴퓨팅 환경인 Apache Spark을 이용한 대용량의 정성적 공간 추론기의 설계와 구현에 관해 소개한다. 본 논문에서 제안하는 공간 추론기는 매우 효율적인 방법으로, 공간 객체들 간의 위상 관계와 방향 관계를 나타내는 대규모 공간 지식베이스의 무결성을 검사할 수 있을 뿐만 아니라, 주어진 공간 지식베이스로부터 새로운 사실들을 유도해냄으로써 지식베이스를 확장할 수도 있다. 일반적으로 공간 객체들 간의 위상 관계와 방향 관계에 관한 정성적 추론은 이접 관계들 간의 많은 조합 연산들을 포함한다. 본 추론기에서는 공간 추론에 필요한 최소한의 이접 관계 집합을 찾아내고 이들만을 포함하도록 조합 표를 축소함으로써, 추론의 효율성을 크게 개선시켰다. 또한, 본 추론기에서는 추론 성능 향상을 위해 Hadoop 클러스터 시스템에서 분산 추론 작업이 진행되는 동안 디스크 입출력을 최소화하도록 설계하였다. 대용량의 가상 및 실제 공간 지식베이스를 이용한 실험들에서, 본 논문에서 제안하는 Apache Spark 기반의 정성적 공간 추론기가 MapReduce 기반의 기존 추론기보다 더 높은 성능을 보여주었다.

MFC의 퍼지제어기 구현 (Implementation of Fuzzy Controller for MFC)

  • 이석기;이연정;이승하
    • 한국지능시스템학회논문지
    • /
    • 제14권5호
    • /
    • pp.648-654
    • /
    • 2004
  • 반도체 제조 장비에서 가스의 질량 흐름 제어기(Mass Flow Controller: MFC)가 차지하는 비중은 매우 크다. 가스의 흐름 제어가 곧 반도체 소자의 품질 및 수율을 결정하는 중요한 요소이기 때문이다. 따라서 MFC의 고속, 고정밀 제어를 구현하기 위한 요구가 높아지고 있다. MFC의 제어 알고리즘에 관한 연구 선례는 찾아보기가 매우 힘들다. 그러나 일반적으로 PID 제어 알고리즘을 사용되는 것으로 알려지고 있다. MFC 제어의 어려움은 열에 의해 흐름을 감지하는 시스템일 경우 느린 응답 특성과 비선형성을 포함한다는 데 있다. 본 논문에서는 기존의 PID 알고리즘 보다 더 우수한 성능을 보이는 MFC 제어 알고리즘을 제시하고 실험을 통해 그 우수성을 보인다. 비선형성과 느린 응답 특성을 보상하기 위하여 퍼지제어 알고리즘을 적용하였으며 그 성능을 현재 상용화된 제품과 비교하였다. 본 논문에서 제안한 알고리즘은 PC와 PC에 장착된 데이터 획득 보드를 통하여 제어루프를 형성하였고, PC상에서 LabWindows/CVI 프로그램으로 제어알고리즘을 구현하였다. 또한, 느린 응답 특성이 존재하는 센서출력으로부터 실제의 흐름을 추정하는 하나의 방법도 제시하였다. 실험결과 본 논문에서 제안하는 알고리즘이 기존의 제품보다 더 빠르고, 더 정확한 제어성능을 보였다.

KREONET OpenFlow 네트워크 테스트베드 기반의 QoS 라우팅 경로 제어 구현 (Implementation of a QoS routing path control based on KREONET OpenFlow Network Test-bed)

  • 김승주;민석홍;김병철;이재용;홍원택
    • 대한전자공학회논문지TC
    • /
    • 제48권9호
    • /
    • pp.35-46
    • /
    • 2011
  • 미래인터넷은 효과적인 이동성 처리, 유연한 트래픽 엔지니어링 기술 및 다양한 새로운 응용 지원이 이루어져야 한다. 이에 따라 많은 트래픽 엔지니어링 기술들이 제안되고 개발되어 왔지만 이를 실제 운용 중인 상용 인터넷 망에 적용하는 것은 매우 어려운 것이 사실이다. 이 문제를 해결하기 위해 다양한 네트워킹 관련 응용을 지원하는 컨트롤러를 사용해 망의 장비를 제어할 수 있는 OpenFlow 기법이 제안되었다. 이는 소프트웨어 적으로 정의된 망으로 연구자들이 자신 만의 트래픽 엔지니어링 기법을 컨트롤러에 적용하여 그 유용성을 검증할 수 있다. 한편 고속 패킷 처리를 지원하는 OpenFlow 망의 구축을 위해 4개의 1G 인터페이스를 가지는 프로그래밍 가능한 NetFPGA 카드와 상용 Procurve 스위치 들이 사용될 수 있다. 본 논문에서는 하드웨어 가속 기능이 지원되는 NetFPGA 카드와 Procurve 스위치를 KREONET 망에 적용한 OpenFlow 테스트베드를 구축하고 가장 보편적인 QoS 라우팅 기법인 CSPF 알고리즘을 구축한 대규모 테스트베드 상에 적용하여 멀티미디어 트래픽 엔지니어링 기법의 성능 및 유효성 검증을 수행하였다.

PFC 컨버터와 DTC를 이용한 BLDC 모터의 구동 시스템 구현 (Implementation of the BLDC Motor Drive System using PFC converter and DTC)

  • 양오
    • 전자공학회논문지SC
    • /
    • 제44권5호
    • /
    • pp.62-70
    • /
    • 2007
  • 본 논문에서는 일정 토크영역에서 승압형 PFC 컨버터와 직접토크제어(DTC) 방법을 사용하여 BLDC 모터의 구동 시스템을 DSP(TMS320F2812)로 구현하였다. 기존의 6단계 PWM 전류제어와 달리 미리 정한 샘플시간 마다 간단한 look-up 표로부터 2상 도통 모드에 대한 인버터의 전압 상태 벡터를 설정함으로써 원하는 전류파형을 만들었으며 이로부터 기존의 전류제어기보다 훨씬 빠른 토크 응답특성을 얻을 수 있었다. 또한 BLDC 모터의 비 이상적인 사다리형 역기전력에 의해 발생되는 저주파 토크변동을 저감하기 위하여 위치 loop-up 표를 사용하였다. 아울러 역률을 보정하기 위해 승압형 PFC 컨버터를 구성하였고 이 때 전파 정류된 입력전압과 출력전압, 인덕터의 전류에 의해 평균전류모드 제어 방식으로 80 kHz마다 PWM 듀티(duty)가 조절 되도록 하였다. 이와 같이 복잡한 제어 알고리즘은 초고속 DSP의 출현으로 PFC와 DTC 알고리즘이 동시에 제어가 가능하며, 본 논문에서는 DTC 알고리즘을 구현할 때 DSP의 일반 범용의 출력포트를 사용하여 구현하였고 단지 PFC에서만 1개의 PWM을 사용하여 디지털 제어기를 구현하였다. 실험을 통해 DTC 알고리즘과 PFC 컨버터를 이용한 BLDC 모터 구동 시스템의 타당성과 효용성을 보였고, 실험결과로부터 PFC 컨버터를 사용하지 않았을 때는 역률이 약 0.77이었으나 PFC 컨버터를 사용하였을 때는 부하변동에 관계없이 약 0.9997로 크게 향상됨을 확인하였다.

DCT-기반 영상/비디오 보안을 위한 암호화 기법 및 하드웨어 구현 (Ciphering Scheme and Hardware Implementation for MPEG-based Image/Video Security)

  • 박성호;최현준;서영호;김동욱
    • 대한전자공학회논문지SP
    • /
    • 제42권2호
    • /
    • pp.27-36
    • /
    • 2005
  • 년 논문에서는 MPEG과 JPEG, H.26X 계열 등의 DCT-기반 영상/비디오 컨텐츠에 효과적인 암호화 방법을 제안하였고, 이를 최적화된 하드웨어로 구현하여 고속동작이 가능하도록 하였다. 영상/비디오의 압축, 복원 및 암호화로 인한 많은 연산량을 고려하여 영상의 중요한 정보(DC 및 DPCM계수)만을 암호화 대상 데이터로 선정하여 부분 암호화를 수행하였다. 그 결과 암호화에 소요되는 비용은 원 영상 전체를 암호화하는 비용이 감소하였다. 여기서 Nf는 GOP내의 프레임수이고 PI는 B와 P 프레임에 존재하는 인트라 매크로블록의 수이다. 암호화 알고리즘으로는 다중모드 AES, DES, 그리고 SEED를 선택적으로 사용할 수 있도록 하였다. 제안한 암호화 방법은 C++로 구현한 소프트웨어와 TM-5를 사용하여 약 1,000개의 영상을 대상으로 실험하였다 그 결과 부분 암호화된 영상으로부터 원 영상을 추측할 수 없어 암호화 효과가 충분함을 확인하였으며, 이 때 암호화에 의한 압축률 감소율은 $1.6\%$에 불과하였다. Verilog-HDL로 구현한 하드웨어 암호화 시스템은 하이닉스 $0.25{\mu}m$ CMOS 팬텀-셀 라이브러리를 사용하여 SynopsysTM의 디자인 컴파일러로 합성함으로써 게이트-수준 회로를 구하였다. 타이밍 시뮬레이션은 CadenceTM의 Verilog-XL을 이용해서 수행한 결과 100MHz 이상의 동자 주파수에서 안정적으로 동작함을 확인하였다. 따라서 제안된 암호화 방법 및 구현된 하드웨어는 현재 중요한 문제로 대두되고 있는 종단간(end-to-end) 보안에 대한 좋은 해결책으로 유용하게 사용될 수 있으리라 기대된다.

선형 추진 BLDC 모터에 대한 파라미터 추정 기법을 이용하는 오토 튜닝(Auto Tuning) PI 제어기 설계 (The Design of an Auto Tuning PI Controller using a Parameter Estimation Method for the Linear BLDC Motor)

  • 차영범;송도호;구본민;박무열;김진애;최중경
    • 한국정보통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.659-666
    • /
    • 2006
  • 서보 모터는 컴퓨터와 센서로부터 오는 지령에 대해 정밀한 모션제어 즉, 정확한 속도조절과 위치 잡기를 수행함으로써 자동화 시스템에서 중요한 부분으로 사용된다. 특히, 선형추진 BLDC모터는 볼스크류, 타이밍 벨트, 랙/피니온과 같은 마찰 유도 전달 메카니즘들과 연결을 갖는 회전식 서보모터들에 비해 다양한 장점들을 갖는다. 본 논문은 정현파 구동형 선형 추진 BLDC모터의 동특성과 출력들로부터 얻어지는 정보를 이용하여 미지의 전동기 계통 파라미터들을 추정하는 방식을 제안한다. 추정된 파라미터들은 제어기와 외란 관측기의 이득을 조절하는데 사용될 수 있다. 이러한 목적을 이루기 위해 고성능의 디지털신호처리프로세서로 계자기준제어(FOC)기법을 구현하기 위해 설계된 TMS320F240을 선형 BLDC 서보 전동기의 제어기로서 사용한다. 이 서보전동기 응용 전용의 DSP는 A/D Converter와 PWM 발생부, 다수의 IO Port를 내장하고 있어 서보모터 제어기에 중요한 역할을 담당하게 된다. 이 선형 BLDC 서보 전동기 시스템은 또한 IPM 구동기와 홀센서 타입의 전류센서모듈 그리고 게이트 구동 신호와 고장 신호들의 전기적 절연을 위한 광결합 모듈을 포함한다.

채널 적응형 광대역 모뎀 설계 및 구현 (Design and Implementation of the Channel Adaptive Broadband MODEM)

  • 장대익;김내수
    • 정보처리학회논문지C
    • /
    • 제11C권1호
    • /
    • pp.141-148
    • /
    • 2004
  • 최근 초고속 인터넷, HDTV, 3차원 입체 고 선명 TV, 그리고 ATM backbone 망 등과 같은 광대역 통신의 요구가 빠른 속도로 증가하고 있다. 따라서 무선망을 통한 광대역 데이터를 전송하기 위해 Ka 대역 주파수의 사용이 요구된다. 그런데 Ka 대역 주파수를 사용하면 강우에 의한 페이딩이나 대기손실에 의해 수신 데이터의 성능이 심각하게 영향을 받는다. 따라서 채널환경에 의한 성능 감소를 극복하기 위해 적응형 모뎀이 요구된다. 본 논문에서는 채널환경을 극복하는 155Mbps급 적응형 모뎀의 구조를 제시하고 설계한다. Ka 대역의 무선통신 채널에 대한 강우감쇠를 보상하기 위해 다양한 부호 율을 갖는 적응형 부호화 기법 및 TC-8PSK, QPSK, BPSK와 같은 다중 변조기법을 채택한다. 또한 본 논문에서는 다중 복조기에서 변조방식의 정보 없이 복조하기 위한 블라인드 복조방법을 제안하고, 빠른 위상모호성 해결 방법을 제안하며, SPW모델에 의해 적응형 모뎀의 설계와 시뮬레이션 결과를 제시한다. 본 155Mbps급 적응형 Modem은 $0.25\mu{m}$ CMOS 표준 셀 기술과 95만 게이트로 설계하고 구현하였다.