• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.101-107
• /
• 1998

인(Phosphorus)을 1MeV로 이온 주입한 후 RTA를 실시하여 미세결함의 특성을 조사하고, 면저항, SRP, SIMS, XTEM 분석과 CMOS 구조에서 래치업 특성을 모의 실험하였다. 도즈량이 증가할수록 면저항은 낮아지고, Rp값은 도즈량이 $1{\times}10^{13}/cm^2,\;5{\times}10^{13}/cm^2,\;1{\times}10^{14}/cm^2$일때 각각 $1.15{\mu}m,\;1.15{\mu},\;1.10{\mu}m$로 나타났다. SIMS 측정결과는 열처리 시간이 길수록 농도의 최대치가 표면으로부터 깊어지고, 농도 또한 낮아짐을 확인하였다. XTEM 분석 결과는 열처리 전에는 결함측정이 불가능했으나, 측정되지 많은 미세결함이 열처리 후 이차결함으로 성장한 것으로 조사되었다. 모의 실험은 buried layer와 connecting layer 구조를 사용하였으며, buried layer보다 connecting layer가 래치업 특성이 우수함을 확인하였다. Connecting layer의 도즈량이 $1{\times}10^{14}/cm^2$이고 이온주입 에너지가 500KeV일 때 trigger current는 $0.6mA/{\mu}m$이상이었고, trigger voltage는 약 6V로 나타났다. Connecting layer의 이온주입 에너지가 낮을수록 래치업 저감효과가 더욱 우수함을 알 수 있었다.

• Journal of Korean Vacuum Science & Technology
• /
• 제4권2호
• /
• pp.50-54
• /
• 2000

We studied the synthesis of S $i_{1-x}$ Cx (x=0.016) epitaxial layer using ion implantation and solid phase epitaxy (SPE). The activation energy Ea was obtained for the loss of substitutional carbon using fourier transform-infrared spectroscopy (FTIR) and high-resolution x-ray diffraction (HR-XRD). In FTIR analysis, the integrated peak intensity was used to quantify the loss of carbon atoms from substitutional to interstitial sites during annealing. The substitutional carbon contents in S $i_{0.984}$ $C_{0.016}$ were also measured using HR-XRD. By dynamic simulations of x-ray rocking curves, the fraction of substitutional carbon was obtained. The effects of annealing temperature and time were also studied by comparing vacuum furnace annealing with rapid thermal annealing (RTA))))))

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.562-565
• /
• 2001

In this paper, novel device structures in order to realize ultra fast and ultra small silicon devices are investigated using ultra-high vacuum chemical vapor deposition(UHVCVD) and Excimer Laser Annealing (ELA). Based on these fundamental technologies for the deep sub-micron device, high speed and low power devices can be fabricated. These junction formation technologies based on damage-free process for replacing of low energy ion implantation involve solid phase diffusion and vapor phase diffusion. As a result, ultra shallow junction depths by ELA are analyzed to 10~20nm for arsenic dosage(2${\times}$10$\_$14//$\textrm{cm}^2$), exciter laser source(λ=248nm) is KrF, and sheet resistances are measured to 1k$\Omega$/$\square$ at junction depth of 15nm and realized sub-50nm n-MOSFET.

• 전자공학회논문지D
• /
• 제36D2호
• /
• pp.48-54
• /
• 1999

차세대 CMOS용 구조에서 래치업 특성을 최소화하는 고에너지 이온주입을 이용한 retrograde well과 게더링(매몰층)의 최적 공정 설계 변수 값들을 구했다. 본 논문에서는 두 가지의 모의 모델 구조를 제안하고, Silvaco사의 Athena와 Atlas 툴에 의한 모의실험 결과를 비교 분석하였다. 첫 번째 모델은 게더링층과 retrograde well,을 조합한 구조이며 트리거전류가 600 ${\mu}A/{\mu}m$ 이상의 결과를 얻었고, 두 번째 모델은 twin retrograde well을 이용하여 유지전류가 2500${\mu}A/{\mu}m$ 이상의 결과를 얻었다. 모의실험결과 두 모델 모두 도즈량이 많을수록 패치업 면역 특성이 좋아짐을 보았다. 모의실험 조건에서 두 모델 모두 n'-p' 간격은 2${\mu}m$로 고정하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 추계학술대회 논문집 학회본부
• /
• pp.339-341
• /
• 1997

From this first studies, We have investigated the latch-up characteristics of various CMOS well structures possible with high energy ion implantation processes. In this study, we also investigated those of STI(Shallow Trench Isolation} structures with varing n+/p+ spacing and the depth of trench. STI structure is formed by T-SUPREM4 process simulator, and then latch-up simulations for each case were performed by MEDICI device simulator for latch-up immunity improvement. STI is very effective to preventing the degradation of latch-up characteristics as the n+/p+ spacing is reduced. These studies will allow us to evaluate each technology and suggest guidelines for the optimization of latch-up susceptibility.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 추계학술대회 논문집 Vol.18
• /
• pp.16-17
• /
• 2005

Local lifetime control by ion implantation has become an useful tool for production of modern power devices. In this work, punch-through diodes were irradiated with protons for the high speed power diode fabrication. Proton irradiation was executed at the various energy and dose conditions. Characterization of the device was performed by I-V, C-V and Trr measurement. We obtained enhanced reverse recovery time characteristics which was about 45% of original device and about 73% of electron irradiated device. The measurement results showed that proton irradiation was able to effectively reduce minority carrier lifetime.

• 한국전기전자재료학회논문지
• /
• 제11권9호
• /
• pp.700-704
• /
• 1998

In this paper, the optical properties of boron ion implanted GaAs were investigated by photoluminescence(PL) measurements. The implantations were preformed at room temperature with the energy of 150 eV. The range of implanted dose was $10^{12}~10^{15} ions/cm^2$. The boron implanted samples were annealed between $450^{\circ}C$ and $800^{\circ}C$ for 20 minutes. The crystallinity of low dosed samples were increased with increasing annealing temperature up to $700^{\circ}C$ while that of the high dosed($10^{15} ions/cm^2$) was almost same. From the samples with dose of $10^{14}~10^{15} ions/cm^2$, two emission bands were observed at 1.438 eV (B1) and 1.459 eV (B2) after the thermal treatment. These emission bands seems to be attributed to the $B_{Ga}$-defect complex.

• 대한전자공학회논문지
• /
• 제26권6호
• /
• pp.63-70
• /
• 1989

액체금속이온원으로 부터 발생한 AuGe 이온빔을 GaAs기판에 주입시킨 후 이 시료의 표면성분과 구조를 AES(Auger electron spectroscopy), RHEED(reflection high energy electron diffraction), SEM(scanning electron microscopy) and EPMA(electron probe microanalysis)등으로 조사하였으며 AES depth profile 실험결과를 이체충돌에 의한 Monte Carlo simulation과 비교하였다. AuGe 이온이 주입된 시료를 AES, EPMA로 측정한 결과 As의 preferential스피터링이 나타났으며 300$^{circ}$C로 열처리하면 Ga과 outdiffusion되었다. 또한 측정한 Au와 Ge의 depth profile은 이체충돌에 의한 Monte Carlo simulation의 결과와 잘 일치하였다.

• 전자통신동향분석
• /
• 제5권1호
• /
• pp.55-70
• /
• 1990

SIMOX SOI is known to be one of the most useful technologies for fabrications of new generation ULSI devices. This paper describes the current status of SIMOX SOI technology for ULSI applications. The SIMOX wafer is vertically composed of buried oxide layer and silicon epitaxial layer on top of the silicon substrate. The buried oxide layer is used for the vertical isolation of devices The oxide layer is formed by high energy ion implantation of high dose oxygen into the silicon wafer, followed by high temperature annealing. SIMOX-based CMOS fabrication is transparent to the conventional IC processing steps without well formation. Furthermore, thin film CMOX/SIMOX can overcome the technological limitations which encountered in submicron bulk-based CMOS devices, i.e., soft-error rate, subthreshold slope, threshold voltage roll-off, and hot electron degradation can be improved. SIMOX-based bipolar devices are expected to have high density which comparable to the CMOX circuits. Radiation hardness properties of SIMOX SOI extend its application fields to space and military devices, since military ICs should be operational in radiation-hardened and harsh environments. The cost of SIMOX wafer preparation is high at present, but it is expected to reduce as volume increases. Recent studies about SIMOX SOI technology have demonstrated that the performance of the SIMOX-based submicron devices is superior to the circuits using the bulk silicon.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.144-144
• /
• 2012

최근 폴리머를 기판으로 하는 고속 Flexible TFT (Thin film transistor)나 고효율의 박막 태양전지(Thin film solar cell)를 실현시키기 위해 낮은 비저항(resistivity)을 가지며, 높은 홀 속도(carrier hall mobility)와 긴 이동거리를 가지는 다결정 반도체 박막(poly-crystalline semiconductor thin film)을 만들고자 하고 있다. 지금까지 다결정 박막 반도체를 만들기 위해서는 비교적 높은 온도에서 장시간의 열처리가 필요했으며, 이는 폴리머 기판의 문제점을 야기시킬 뿐 아니라 공정시간이 길다는 단점이 있었다. 이에 반도체 박막의 재결정화 온도를 낮추어 주는 metal (Al, Ni, Co, Cu, Ag, Pd, etc.)을 이용하여 결정화시키는 방법(MIC)이 많이 연구되어지고 있지만, 이 또한 재결정화가 이루어진 반도체 박막 안에 잔류 금속(residual metal)이 존재하게 되어 비저항을 높이고, 홀 속도와 이동거리를 감소시키는 단점이 있다. 이에 본 실험은, 종래의 MIC 결정화 방법에서 이용되어진 금속 증착막을 이용하는 대신, HIPIMS (High power impulse magnetron sputtering)와 PIII&D (Plasma immersion ion implantation and deposition) 공정을 복합시킨 방법으로 적은 양의 알루미늄을 이온주입함으로써 재결정화 온도를 낮추었을 뿐 아니라, 잔류하는 금속의 양도 매우 적은 다결정 반도체 박막을 만들 수 있었다. 분석 장비로는 박막의 결정화도를 측정하기 위해 GIXRD (Glazing incident x-ray diffraction analysis)와 Raman 분광분석법을 사용하였고, 잔류하는 금속의 양과 화학적 결합 상태를 알아보기 위해 XPS (X-ray photoelectron spectroscopy)를 통한 분석을 하였다. 또한, 표면 상태와 막의 성장 상태를 확인하기 위하여 HRTEM(High resolution transmission electron microscopy)를 통하여 관찰하였다.