

STI 기술을 채용한 CMOS well 구조에서의 Latch-up 특성 평가

°김인수, 김창덕, 김종철, 김종관, 성영권
고려대학교 전기전자전파 공학부

Investigations of Latch-up characteristics of CMOS well structure
with STI technology

°In-Soo Kim, Chang-Duk Kim, Jong-Chul Kim, Jong-Kwan Kim, Yung-Kwon Sung
Dept. of Electrical Engineering, Korea University

Abstract - From this first studies, We have investigated the latch-up characteristics of various CMOS well structures possible with high energy ion implantation processes. In this study, we also investigated those of STI(Shallow Trench Isolation) structures with varying n+/p+ spacing and the depth of trench. STI structure is formed by T-SUPREM4 process simulator, and then latch-up simulations for each case were performed by MEDICI device simulator for latch-up immunity improvement. STI is very effective to preventing the degradation of latch-up characteristics as the n+/p+ spacing is reduced. These studies will allow us to evaluate each technology and suggest guidelines for the optimization of latch-up susceptibility.

1. 서 론

최근 CMOS ULSI의 집적도의 급속한 향상에 따른 well design-rule의 축소가 이루어지면서 미세화의 제한 요소로서 latch-up 현상에 대한 대책이 절실히 요구되고 있다. 특히 선폭이 0.25 μ m급 이하의 소자에 있어서는 LOCOS 소자 분리 기술이나 열확산에 의한 well 형성 방법으로는 latch-up 면역성의 향상을 피할 수 없어, EPI 웨이퍼 또는 STI(Shallow Trench Isolation) 구조 및 고에너지 이온주입을 이용한 retrograde well 구조 등을 채용하는 연구가 진행되고 있다. 아울러 MeV의 고에너지 이온주입법으로 well 아래에 고농도 매입층 형성시켜 latch-up 면역성을 향상시키는 연구가 진행되고 있다.

본 연구의 선행연구에서 BL+retrograde well, BILLI well, BL+BILLI well 구조 등을 제안하고, 각 구조의 latch-up 특성 평가를 수행하였다[5]. 그러나 공정상의 제약으로 인해 1 μ m 이하의 n+/p+ 격리간격에서는 latch-up 특성을 살피지 못하였으며, 향후 latch-up 특성 개선을 위해 LOCOS 분리기술을 대신할 것이라 기대되는 STI 기술을 채용한 well 구조에 대한 latch-up 특성 분석이 이루어지지 않았다.

따라서 본 연구에서는 실제 제작이 어려운 n+/p+ 격리간격이 1 μ m 이하인 STI 구조를 채용한 retrograde well과 BL+retrograde well 구조를 공정 시뮬레이터인 T-SUPREM4를 이용하여 모의 제작하고, 소자 특성 시뮬레이터인 MEDICI를 이용하여 그 특성을 평가하였다.

2. 실험 내용

본 연구에서는 T-SUPREM4 공정 시뮬레이터를 이용하여 STI 구조를 채용한 retrograde well과 BL+Retrograde well 구조의 4단자 시험 구조를 모의 제작하여 MEDICI 프로그램으로 latch-up 특성을 평가하였다.

STI 구조에서 trench gap filling은 HDP(High Density Plasma) CVD 산화막을 퇴적시킨 후, CMP(Chemical-Mechanical Polishing)로 etch-back하는 공정을 사용하였다. Latch-up 평가는 STI 구조를 채용한 retrograde well과 BL+retrograde well에 대하여 실시하였고, STI trench 깊이가 1.0 μ m, 0.6 μ m, 0.35 μ m, 0.3 μ m일 때, n+/p+ 격리간격을 0.8 μ m, 0.6 μ m로 변화시키며 각각의 latch-up 특성을 평가하였다.

BL+Retrograde well은 웨이퍼 전체에 boron을 2MeV의 고에너지 이온주입으로 Blanket buried layer를 형성한 후 retrograde well을 형성한 것이다. 이 때 n-well은 phosphorus를 800KeV, 250KeV의 에너지로 이온 주입하여 형성하였고, p-well은 boron을 500KeV, 180KeV, 40KeV의 에너지로 이온 주입하여 well 형성의 최적화를 도모하였다. 그림 1은 STI를 채용한 BL+Retrograde well의 2차원 T-SUPREM4 시뮬레이션 결과이다.

3. 실험 결과

그림 2는 n+/p+ 격리 간격의 변화에 따른 n+ trigger 전류 특성과 p+ trigger 전류 특성을 함께 나타낸 것이다. 그림에 나타내었듯이 1 μ m 이하의 격리 간격에서도 latch-up 특성이 크게 열화되지 않았으며, 특히 매입층을 형성한 retrograde well은 latch-up 특성 개선 효과가 현저함을 알 수 있다.

그림 3은 n+/p+ 격리 간격에 따른 n+ trigger 유지전압 특성과 p+ trigger 유지전압 특성을 함께 나타낸 것이다. 역시 미세 격리 간격에서도 양호한 latch-up 특성을 지니고 있음을 확인할 수 있다.

특히 BL+retrograde well 구조는 trigger 전류 특성이나 유지 전압 특성이 모두 매입층이 없는 retrograde well 구조보다 우수한 것으로 보아, 본 연구의 선행연구에서 밝힌 바와 같이 고농도의 매입층이 도전층의 역할을 해 분로저항(shunt resist)을 감소시켜 latch-up 특성을 개선시키는 것을 생각된다.

또한 LOCOS 소자 분리의 경우에는 BL+retrograde well은 격리 간격이 작아짐에 따라 기판 쪽으로 주입된

전자가 매입층에 의한 전계효과로 인해 횡방향 전류가 증가하기 때문에 n+ trigger 전류 특성이 급격히 열화되는 [1][5] 반면, 위의 그림 2와 3에서 알 수 있듯이 STI 구조를 채용한 BL+retrograde well에서는 n+ trigger 전류 특성과 p+ trigger 전류 특성이 모두 양호한 latch-up 특성을 지니고 있다.

즉 BL+retrograde well의 경우 기존의 LOCOS 분리 기술을 사용하였을 때와는 달리 좁은 격리 간격에서 급격한 특성 열화 현상이 나타나지 않을 것으로 보아, 이는 STI 구조가 좁은 격리 간격에서 매입층에 의해 증가되는 횡방향 전류의 증가를 격감시킨다는 것을 증명하는 것이라 할 수 있다.

또한 그림 2와 그림 3에서 STI 깊이가 깊을수록 latch-up 특성이 우수한 것으로 보아 STI의 깊이를 깊게 할수록 횡방향 전류의 감소효과가 우수하다고 할 수 있다. 이를 좀더 명확히 하기 위해 latch-up 발생 직전 STI 구조의 전류 흐름도를 MEDICI 시뮬레이션 결과로 나타낸 것이 그림 4이다. 그림 4(a)는 n+/p+ 격리 간격이 0.6 μm 일 때, STI 깊이가 0.35 μm 인 경우이고 (b)는 0.6 μm 인 경우이다. 그림에서 (b)의 경우가 횡방향 전류의 차단효과가 우수함을 나타내고 있는 것으로 보아, STI의 깊이가 깊을수록 latch-up 특성이 우수하다고 할 수 있다.

4. 결론

본 연구에서는 향후 미세격리 간격의 소자에서 분리 기술로 이용될 것이라고 생각되는 STI 기술을 채용하여 n+/p+ 격리간격이 1 μm 이하인 well 구조를 공정 시뮬레이션인 T-SUPREM4를 이용하여 제작하고 MEDICI 프로그램을 이용하여 시뮬레이션을 수행한 결과, STI가 횡방향 전류의 차단효과를 지니고 있다는 것을 알 수 있었다.

특히 기존의 retrograde well 아래 고농도의 매입층을 형성한 BL+retrograde well 구조에서는 LOCOS 구조에서와 같이 미세 격리간격에서 급격한 latch-up 특성 열화가 일어나지 않을 뿐만 아니라, 매입층이 없는 경우보다 latch-up 특성이 개선되었다.

본 연구의 결과와 선행연구의 결과를 종합하여 볼 때, 미세 격리간격에 STI 구조를 채용한 BL+BILLI well의 latch-up 특성에 대한 고찰이 필요하며, 실제 공정상의 제약을 고려하여 STI 깊이와 n+/p+ 격리간격에 대한 최적화가 앞으로의 과제라고 생각된다.

참고 문헌

- [1] Jong Kwan KIM, Sung-Hyeong Park, Young Jong Lee, Yung Kwon Sung, International Reliability of Physics Symposium (IRPS), 6-5, pp.346-352, 1997.
- [2] Ajith Amerasekara, S. Tamizh Selvam and Richard A. Chapman, IRPS, pp280, 1994.
- [3] John O. Borland, Thomas E. Seidel, Solid State Technology, p.89, June 1996.
- [4] T.Kuroi, S.Komori, H.Miyatake, K. Tsukamoto and Y.Akasaka, SSDM, pp 441-444, 1990.
- [5] Jong-Kwan KIM, Seong-Hyung Park, In-Soo Kim, Wouns Yang, Young-Jong Lee, Jeong-Mo Hwang and Yung Kwon Sung, International Conference on VLSI and CAD(ICVC), pp. 582-584, 1997.




그림 1 STI 구조를 채용한 BL(1e14)+retrograde well 구조의 net doping contour




그림 2 STI 구조를 채용한 retrograde well의 trigger 전류 특성






그림 3 STI 구조를 채용한 retrograde well의 유지 전압 특성



(a) STI 깊이 0.35 μ m



(b) STI 깊이 0.6 μ m,

그림 4 STI 구조를 채용한 retrograde well의 latch-up 발생 직전 전류 흐름도(n+/p+ 간격 0.6 μ m)