• 정보처리학회논문지C
• /
• 제12C권3호
• /
• pp.419-428
• /
• 2005

본 논문은 계층적 이동 IPv6 네트워크 환경에서 MN의 이동을 지역내와 지역간으로 구분하여 자원예약 경로에 대한 빠른 자원예약을 수행하는 알고리즘이다. 제안 알고리즘에서 MN은 계층적 이동 IPv6 환경에서 셀 영역이 겹쳐지는 영역으로 이동하였을 때 이동에 예측되는 셀의 L2 비콘 신호를 얻을 수 있다고 가정하고 이 신호를 이용하여 사전예약을 수행한다. 지역내 이동은 가장 가까운 공통 경로의 라우터를 통한 사전예약을 하고, 지역간 이동은 이동할 영역의 MAP의 QA(QoS Agent)를 통하여 해당 AR로의 사전예약을 수행하며, CN과의 예약 경로 최적화를 통한 자원예약을 수행한다. 제안 알고리즘은 이를 통하여 신속하고 효과적인 예약 경로를 설정할 수 있으며, 대역폭의 효율적인 사용과 데이터 전송시 서비스 저하를 최소화 할 수 있다.

• 한국통신학회논문지
• /
• 제32권3B호
• /
• pp.143-152
• /
• 2007

네트워크 상에서 정책 기반의 라우팅이나 품질보장(Quality of Service)과 같은 새로운 서비스들을 제공하기 위해서 인터넷 라우터는 패킷을 여러 개의 플로우로 분류하고 각 플로우에 대하여 서로 다른 처리를 해주어야 하는데, 이를 패킷 분류라 한다. 패킷 분류 기능은 초당 수백 기가 비트의 속도로 입력되는 모든 패킷에 대하여 선속도(wire-speed)로 처리되어야 하므로 인터넷 라우터 내에서 새로운 병목점으로 작용하고 있다. 따라서 빠른 속도의 패킷 분류 구조의 필요성이 대두되고 있는데 본 논문에서는 계층 트리를 이용한 패킷 분류 구조를 제안한다. 제안하는 구조는 빈 노드를 갖지 않는 이진 검색 트리를 계층적으로 연결하여 패킷 분류를 수행하는 구조로서, 메모리 효율성을 높이고 메모리 접근 횟수를 줄임으로써 검색 성능을 향상시킨 구조이다.

• Journal of Communications and Networks
• /
• 제7권3호
• /
• pp.377-384
• /
• 2005

The purpose of this research is to develop and evaluate a traffic engineering architecture that uses local state information. This architecture is applied to an Internet protocol radio access network (RAN) that uses multi-protocol label switching (MPLS) and differentiated services to support mobile hosts. We assume mobility support is provided by a protocol such as the hierarchical mobile Internet protocol. The traffic engineering architecture is router based-meaning that routers on the edges of the network make the decisions onto which paths to place admitted traffic. We propose an algorithm that supports the architecture and uses local network state in order to function. The goal of the architecture is to provide an inexpensive and fast method to reduce network congestion while increasing the quality of service (QoS) level when compared to traditional routing and traffic engineering techniques. We use a number of different mobility scenarios and a mix of different types of traffic to evaluate our architecture and algorithm. We use the network simulator ns-2 as the core of our simulation environment. Around this core we built a system of pre-simulation, during simulation, and post-processing software that enabled us to simulate our traffic engineering architecture with only very minimal changes to the core ns-2 software. Our simulation environment supports a number of different mobility scenarios and a mix of different types of traffic to evaluate our architecture and algorithm.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.61-64
• /
• 2007

MPLS 네트워크에서 QoS(Duality of Service)에 관한 요구가 증대함에 따라 확장성을 보장하고 장애 복구를 위한 다중 경로 계산 방안들에 관한 여러 기술들이 제시되고 있다. 그러나 MPLS 네트워크는 트래픽에 관한 확장성 문제와 기존의 장애 복구 방식들의 경우 자원 낭비와 많은 지연 발생으로 인한 손실이 발생하는 문제점이 있다. 따라서 본 연구에서는 LSP 다중경로 라우팅 알고리즘을 적용한 망의 효율적인 관리 및 신속한 장애 복구를 위해 H-MPLS(Hierachical-Multiprotocol Label Switching) 네트워크 제안한다. 또한 확장된 규모의 망을 계층형 MPLS로 구성하여 기존의 장애복구 방식을 다양한 네트워크 모델로 적용하고, 이를 NS 시뮬레이터를 통해 성능 분석하여 그 효율성 및 확장성의 개선방안을 제시하고자 한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 The Seoul International Simulation Conference
• /
• pp.440-443
• /
• 2001

As inter-network traffics grows rapidly, the router systems as a network component becomes to be capable of not only wire-speed packet processing but also plentiful programmability for quality services. A network processor technology is widely used to achieve such capabilities in the high-end router. Although providing two such capabilities, the network processor can't support a deep packet processing at nominal wire-speed. Considering QoS may result in performance degradation of processing packet. In order to achieve foster processing, one chipset of network processor is occasionally not enough. Using more than one urges to consider a problem that is, for instance, an out-of-order delivery of packets. This problem can be serious in some applications such as voice over IP and video services, which assume that packets arrive in order. It is required to develop an effective packet processing mechanism leer using more than one network processors in parallel in one linecard unit of the router system. Simulation analysis is also needed for verifying the mechanism. We propose the packet processing mechanism consisting of more than two NPs in parallel. In this mechanism, we use a load-balancing algorithm that distributes the packet traffic load evenly and keeps the sequence, and then verify the algorithm with simulation analysis. As a simulation tool, we use DEVSim++, which is a DEVS formalism-based hierarchical discrete-event simulation environment developed by KAIST. In this paper, we are going to show not only applicability of the DEVS formalism to hardware modeling and simulation but also predictability of performance of the load balancer when implemented with FPGA.