• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 Techno-Fair 및 합동춘계학술대회 논문집 전기물성,응용부문
• /
• pp.153-156
• /
• 2008

본 논문은 Local oscillator의 2차 harmonic 신호를 이용하고 Dual gate FET 형태를 이용한 이중대역 주파수 혼합기 설계에 대한 연구 이다. 기존의 회로 구조는 두 대역을 처리하기 위해 각각 두 개의 국부 발진기와 혼합기를 사용함으로 인하여 구조의 복잡함과 큰 전력 손실이라는 단점을 가지고 있었다. 본 연구는 하나의 주파수 혼합기로 두 개의 대역에서 동시에 적용할 수 있는 Concurrent 이중 대역 설계 연구를 하였다. ISM(Industrial Science Medical) 대역 인 912MHz, 2.45GHz의 RF 입력과 455.5MHz, 1224.5MHz의 LO 입력 신호에서 동일한 IF인 1MHz로 하향변환 했을 때 모의실험 결과 변환이득은 각각 7dB, 12dB로 이고 RF-LO 격리도는 -29dB, -24.7dB가 나왔다. 또한 두 입력 단에서의 반사손실의 -15dB 이상을 얻었다. 또한 각각의 대역에서 잡음지수는 8.5dB, 6.26dB이다.

• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.60-68
• /
• 2007

발진기를 구성하는 교차결합된 P형 및 N형 트랜지스터의 공통 소스 단자로부터 기본 발진주파수의 이차 고조파 신호를 차동으로 출력하는 전압조정발진기를 제안하였다. 공통소스단자의 임피던스를 최적화하고 발진기를 전압제한영역에서 동작시키면 차동 이차 고조파 신호가 모든 공정/온도/공급전압의 코너에서 진폭차와 위상차가 $0{\sim}1.6dB$ 이고 $+2.2^{\circ}{\sim}-5.6^{\circ}$ 범위 안에서 유지됨을 확인할 수 있었다. 또한 진폭/위상 오차를 보정할 수 있는 임피던스 튜닝 회로도 사용하였다. 제안된 구조를 검증하기 위해 5 GHz 차동 이차고조파를 발생하는 전압조정발진기를 $0.18-{\mu}m$ CMOS 공정을 통해 설계 제작하였다. 이차고조파의 차동출력의 차이인 에러 신호는 임피던스 튜닝 회로를 통하여 -70 dBm이라는 낮은 수준으로 측정되었다. 따라서 CMOS LC 전압조정발진기가 진폭차가 0.34 dB 이고 위상차가 $1^{\circ}$ 인 만족할만한 차동의 이차고조파 신호를 출력하고 있음을 확인하였다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.180-184
• /
• 2013

이 논문에서는 (SOI) CMOS 공정을 이용한 저전력 안테나 스위치 컨트롤러 IC가 설계되었다. 제안 된 컨트롤러는 전력 수용능력과 고조파 왜곡 성능을 향상시키기 위하여 입력 신호에 따라 안테나 스위치를 구성하는 FET소자의 게이트 단자와 바디 단자에 +VDD, GND 그리고 -VDD에 해당하는 3 가지 상태의 로직 레벨을 제공한다. 또한, 입력-결합 전류제한 링 발진기와 하드웨어 효율적인 레벨 시프터를 적용함으로서 전력소모와 하드웨어 복잡도를 크게 감소시켰다. 제안 된 회로는 +2.5 V 전원을 공급받으며 송신 모드에서 135 ${\mu}A$를 소모하며 10 ${\mu}s$의 빠른 start-up 시간을 달성하였고, 전체 면적은 $1.3mm{\times}0.5mm$로 설계되었다.