The AIS(Automatic Identification System) transmits the position of ships and other information to prevent accidents which could occur in the sea. It has to be developed SOTDMA(Self-Organized Time Division Multiple Access) Algorithm which is important on wireless communication method for the AIS because It is based on ITU(International Telecommunication Union) M.1371-1 of the international standard therefore, we need to develop a performance evaluation simulator efficiently to develop and analyze SOTDMA Algorithm. This paper shows the method of designing it. Real ships access The VHF maritime mobile band but in this performance evaluation simulator several ship objects access the shared memory. Real ships are designed as the object and the wireless communication channel is designed as the shared memory. The ships apply for real virtual data which got from assistance hardware and The SOTDMA Algorithm driving state verifies the performance evaluation simulator by IEC(International Electrotechnical commission) 61993-2. After verifying results the performance evaluation simulator is correctly satisfied with IEC 61993-2. So we expect that it helps not only the AIS technology developed but also verify new SOTDMA Algorithm.
This paper describes a testbed that was designed and implemented for the development of KSLV-II onboard equipment simulator. It used the CPCI-based industrial hardware system for scalability and the QNX real-time operating system for reliability and real-time simulation. In addition, a real-time application under QNX for function simulations of the KSLV-I PDU was developed and it was verified through interface experiments with KSLV-I upper-stage test equipment. The implemented simulator testbed will be used to verify the development feasibility in the design and development phase of a real KSLV-II onboard equipment simulator.
This paper is to introduce the development of a LCD monitor-based pilots' ship handling simulator installed in the office of Korea Maritime Pilots Association. This simulator is composed of hardware which includes working server array, operation PC, monitor array, rudder, thruster and telegraph peripheral devices, and software which includes ship mathematical model software, ship conning software, image supporting software and so on. In this simulator, MMG mathematical model is used to create thirteen(13) ship models, which are based on sea trial data & pilots' opinion. According to requirements of pilots, virtual scenes of different port areas are built, and some required additional functions are also developed. By using this simulator, pilots can fulfill all kinds of training exercises, design of channel approaching ports, traffic safety analysis, prevention of accident research and other tasks, so as to grasp the characteristics of different ships, and accumulate experience for piloting.
Transactions of the Korean Society of Automotive Engineers
/
v.22
no.4
/
pp.89-97
/
2014
As the digital control technologies in automotive industry have advanced, electronic control units(ECUs) play a key-role to improve system performance. Transmission control unit(TCU) is a shifting controller for automatic transmission of which major functions are to determine the shift and manage the shifting process considering the various sensor signal on transmission and driver's commands. As with any ECU in vehicle, TCU performs complex algorithms such as shift control, diagnostic and failsafe functions. However, firmware design analysis is hardly possible by the reverse engineering due to code protection. Transmission simulator is a hardware-in-the-loop simulator which enables TCU to work in normal mode by simulating the electrical signal of TCU interface. In this research, diagnosis and failsafe algorithm implemented on commercialized TCU is analyzed by using the transmission simulator that is developed for wheel loader construction vehicle. This paper gives various experimental results on the proportional solenoid current trajectories for different operating modes, error detection criterion and limphome mode gears for all the possible cases of clutch malfunction. The derived results for conventional TCU can be applied to the development of inherent TCU algorithms and the transmission simulator can also be utilized for the test of TCU to be developed.
Park, Han-Earl;Park, Sang-Young;Park, Chandeok;Kim, Sung-Woo
Journal of Astronomy and Space Sciences
/
v.30
no.1
/
pp.1-10
/
2013
An integrated orbit and attitude control algorithm for satellite formation flying was developed, and an integrated orbit and attitude software-in-the-loop (SIL) simulator was also developed to test and verify the integrated control algorithm. The integrated algorithm includes state-dependent Riccati equation (SDRE) control algorithm and PD feedback control algorithm as orbit and attitude controller respectively and configures the two algorithms with an integrating effect. The integrated SIL simulator largely comprises an orbit SIL simulator for orbit determination and control, and attitude SIL simulator for attitude determination and control. The two SIL simulators were designed considering the performance and characteristics of related hardware-in-the-loop (HIL) simulators and were combined into the integrated SIL simulator. To verify the developed integrated SIL simulator with the integrated control algorithm, an orbit simulation and integrated orbit and attitude simulation were performed for a formation reconfiguration scenario using the orbit SIL simulator and the integrated SIL simulator, respectively. Then, the two simulation results were compared and analyzed with each other. As a result, the user satellite in both simulations achieved successful formation reconfiguration, and the results of the integrated simulation were closer to those of actual satellite than the orbit simulation. The integrated orbit and attitude control algorithm verified in this study enables us to perform more realistic orbit control for satellite formation flying. In addition, the integrated orbit and attitude SIL simulator is able to provide the environment of easy test and verification not only for the existing diverse orbit or attitude control algorithms but also for integrated orbit and attitude control algorithms.
The Journal of Korean Institute of Communications and Information Sciences
/
v.24
no.9A
/
pp.1442-1450
/
1999
In this paper, we present an efficient hardware architecture for the frame memory of the MPEG-2 video encoder. Both the total size of internal buffers and the number of logic gates are reduced by the proposed memory map which can provide an effective interface between MPEG-2 video encoder and the external DRAM. Furthermore, the proposed scheme can reduce the DRAM access time. To realize the frame memory hardware,$0.5\mu\textrm{m}$, VTI, vemn5a3 standard cell library is used. VHDL simulator and logic synthesis tool are used for hardware design and RTL (register transfer level) function verification. The frame memory hardware emulator of the proposed architecture is designed for gate-level function verification. It is expected that the proposed frame memory hardware using VHDL can achieve suitable performance for MPEG-2 MP@ML.
Journal of the Korean Society for Aeronautical & Space Sciences
/
v.35
no.10
/
pp.940-947
/
2007
For the performance upgrade of a supersonic jet fighter, the processor and FLCC(Flight Control Computer) Architecture were upgraded from a baseline FLCC. Prior to the hardware implementation phase, the exact CPU throughput estimation is necessary. For this purpose, an experimental method for new FLCC throughput estimation was introduced in this study. While baseline FLCC operating, the CPU address bus was collected with logic analyzer, and then decoded to get the exact access times to each memory-memory and the number of program Instruction branches. Based on these data, a throughput test in CPU demo-board of the new FLCC configuration was performed. From test results, the CPU-Memory architecture was design-changed before FLCC hardware implementation phase. To check the flight stability degradation due to power-interrupt problem due to CPU-Memory architecture change, the piloted HILS (Hardware-In-the Loop Simulator) test was conducted.
Journal of Institute of Control, Robotics and Systems
/
v.14
no.3
/
pp.301-306
/
2008
Drivers are becoming more fatigued and uncomfortable with increase in traffic density, and this condition can lead to slower reaction time. Consequently, they may face the danger of traffic accidents due to their inability to cope with frequent gear shifting. To reduce this risk, some drivers prefer automatic transmission (AT) over manual transmission (MT). The AT offers more superior drivability and less shifting shock than the MT; therefore, the AT market share has been increasing. The AT is controlled by an electronic control unit (ECU), which provides better shifting performance. The transmission control unit (TCU) is a higher-value-added product, so the companies that have advanced technologies end to evade technology transfer. With more cars gradually using the ECU, the TCU is expected to be faster and more efficient for organic communication and arithmetic processing between the control systems than the l6-bit controller. In this paper, the model of an automatic transmission vehicle using MATLAB/Simulink is developed for the Hardware in-the-Loop (HIL) simulation with a 32-bit embedded system, and also the AT control logic for shifting is developed by using MATLAB/Simulink. The developed AT control logic, transformed automatically by real time workshop toolbox, is loaded to a 32-bit embedded system platform based on Freescale's MPC565. With both vehicle model and 32-bit embedded system platform, we make the HIL simulation system and HIL simulation of AT based on real time operating system (RTOS) is performed. According to the simulation results, the developed HIL simulator will be used for the performance test of embedded system for AT with low cost and effort.
One widely used algorithm for image recognition and pattern detection is the convolution neural network (CNN). To efficiently handle convolution operations, which account for the majority of computations in the CNN, we use hardware accelerators to improve the performance of CNN applications. In using these hardware accelerators, the CNN fetches data from the off-chip DRAM, as the massive computational volume of data makes it difficult to derive performance improvements only from memory inside the hardware accelerator. In other words, data communication between off-chip DRAM and memory inside the accelerator has a significant impact on the performance of CNN applications. In this paper, a simulator for the CNN is developed to analyze the main memory or DRAM access with respect to the size of the on-chip memory or global buffer inside the CNN accelerator. For AlexNet, one of the CNN architectures, when simulated with increasing the size of the global buffer, we found that the global buffer of size larger than 100kB has 0.8x as low a DRAM access count as the global buffer of size smaller than 100kB.
Journal of Institute of Control, Robotics and Systems
/
v.4
no.3
/
pp.392-399
/
1998
A full-scope replica type simulator whose MCR(main control room) has the same features and operation functions as MCR of the reference power plant has been developed for a fossil power plant. This simulator was developed with the model of Poryung Fossil Power Plant #3,4 which is the standard model of the Korean fossil power plant. It is the first localized simulator for the supercritical, variable boiler pressure type fossil power plant. The simulator provides various kinds of accidents which are in normal plant operation and thus enables operators to recover or reduce possible damages. To design and develop this kind of simulator, we need to integrate high technologies such as system analysis, plant operation and system integration of mechanics, physics, computer science. CASE(Computer Aided Software Engineering) tools were used to develop the dynamic model. This simulator will greatly contribute to the improvement of the safety and efficiency of the fossil power plant by implementing operator training. In this paper, the outline of software and hardware configuration and characteristics of the simulator are described, and the results of 30%, 50%, 75%, 100% load operation test will be discussed.
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나
그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며,
이를 위반시 정보통신망법에 의해 형사 처벌됨을 유념하시기 바랍니다.
[게시일 2004년 10월 1일]
이용약관
제 1 장 총칙
제 1 조 (목적)
이 이용약관은 KoreaScience 홈페이지(이하 “당 사이트”)에서 제공하는 인터넷 서비스(이하 '서비스')의 가입조건 및 이용에 관한 제반 사항과 기타 필요한 사항을 구체적으로 규정함을 목적으로 합니다.
제 2 조 (용어의 정의)
① "이용자"라 함은 당 사이트에 접속하여 이 약관에 따라 당 사이트가 제공하는 서비스를 받는 회원 및 비회원을
말합니다.
② "회원"이라 함은 서비스를 이용하기 위하여 당 사이트에 개인정보를 제공하여 아이디(ID)와 비밀번호를 부여
받은 자를 말합니다.
③ "회원 아이디(ID)"라 함은 회원의 식별 및 서비스 이용을 위하여 자신이 선정한 문자 및 숫자의 조합을
말합니다.
④ "비밀번호(패스워드)"라 함은 회원이 자신의 비밀보호를 위하여 선정한 문자 및 숫자의 조합을 말합니다.
제 3 조 (이용약관의 효력 및 변경)
① 이 약관은 당 사이트에 게시하거나 기타의 방법으로 회원에게 공지함으로써 효력이 발생합니다.
② 당 사이트는 이 약관을 개정할 경우에 적용일자 및 개정사유를 명시하여 현행 약관과 함께 당 사이트의
초기화면에 그 적용일자 7일 이전부터 적용일자 전일까지 공지합니다. 다만, 회원에게 불리하게 약관내용을
변경하는 경우에는 최소한 30일 이상의 사전 유예기간을 두고 공지합니다. 이 경우 당 사이트는 개정 전
내용과 개정 후 내용을 명확하게 비교하여 이용자가 알기 쉽도록 표시합니다.
제 4 조(약관 외 준칙)
① 이 약관은 당 사이트가 제공하는 서비스에 관한 이용안내와 함께 적용됩니다.
② 이 약관에 명시되지 아니한 사항은 관계법령의 규정이 적용됩니다.
제 2 장 이용계약의 체결
제 5 조 (이용계약의 성립 등)
① 이용계약은 이용고객이 당 사이트가 정한 약관에 「동의합니다」를 선택하고, 당 사이트가 정한
온라인신청양식을 작성하여 서비스 이용을 신청한 후, 당 사이트가 이를 승낙함으로써 성립합니다.
② 제1항의 승낙은 당 사이트가 제공하는 과학기술정보검색, 맞춤정보, 서지정보 등 다른 서비스의 이용승낙을
포함합니다.
제 6 조 (회원가입)
서비스를 이용하고자 하는 고객은 당 사이트에서 정한 회원가입양식에 개인정보를 기재하여 가입을 하여야 합니다.
제 7 조 (개인정보의 보호 및 사용)
당 사이트는 관계법령이 정하는 바에 따라 회원 등록정보를 포함한 회원의 개인정보를 보호하기 위해 노력합니다. 회원 개인정보의 보호 및 사용에 대해서는 관련법령 및 당 사이트의 개인정보 보호정책이 적용됩니다.
제 8 조 (이용 신청의 승낙과 제한)
① 당 사이트는 제6조의 규정에 의한 이용신청고객에 대하여 서비스 이용을 승낙합니다.
② 당 사이트는 아래사항에 해당하는 경우에 대해서 승낙하지 아니 합니다.
- 이용계약 신청서의 내용을 허위로 기재한 경우
- 기타 규정한 제반사항을 위반하며 신청하는 경우
제 9 조 (회원 ID 부여 및 변경 등)
① 당 사이트는 이용고객에 대하여 약관에 정하는 바에 따라 자신이 선정한 회원 ID를 부여합니다.
② 회원 ID는 원칙적으로 변경이 불가하며 부득이한 사유로 인하여 변경 하고자 하는 경우에는 해당 ID를
해지하고 재가입해야 합니다.
③ 기타 회원 개인정보 관리 및 변경 등에 관한 사항은 서비스별 안내에 정하는 바에 의합니다.
제 3 장 계약 당사자의 의무
제 10 조 (KISTI의 의무)
① 당 사이트는 이용고객이 희망한 서비스 제공 개시일에 특별한 사정이 없는 한 서비스를 이용할 수 있도록
하여야 합니다.
② 당 사이트는 개인정보 보호를 위해 보안시스템을 구축하며 개인정보 보호정책을 공시하고 준수합니다.
③ 당 사이트는 회원으로부터 제기되는 의견이나 불만이 정당하다고 객관적으로 인정될 경우에는 적절한 절차를
거쳐 즉시 처리하여야 합니다. 다만, 즉시 처리가 곤란한 경우는 회원에게 그 사유와 처리일정을 통보하여야
합니다.
제 11 조 (회원의 의무)
① 이용자는 회원가입 신청 또는 회원정보 변경 시 실명으로 모든 사항을 사실에 근거하여 작성하여야 하며,
허위 또는 타인의 정보를 등록할 경우 일체의 권리를 주장할 수 없습니다.
② 당 사이트가 관계법령 및 개인정보 보호정책에 의거하여 그 책임을 지는 경우를 제외하고 회원에게 부여된
ID의 비밀번호 관리소홀, 부정사용에 의하여 발생하는 모든 결과에 대한 책임은 회원에게 있습니다.
③ 회원은 당 사이트 및 제 3자의 지적 재산권을 침해해서는 안 됩니다.
제 4 장 서비스의 이용
제 12 조 (서비스 이용 시간)
① 서비스 이용은 당 사이트의 업무상 또는 기술상 특별한 지장이 없는 한 연중무휴, 1일 24시간 운영을
원칙으로 합니다. 단, 당 사이트는 시스템 정기점검, 증설 및 교체를 위해 당 사이트가 정한 날이나 시간에
서비스를 일시 중단할 수 있으며, 예정되어 있는 작업으로 인한 서비스 일시중단은 당 사이트 홈페이지를
통해 사전에 공지합니다.
② 당 사이트는 서비스를 특정범위로 분할하여 각 범위별로 이용가능시간을 별도로 지정할 수 있습니다. 다만
이 경우 그 내용을 공지합니다.
제 13 조 (홈페이지 저작권)
① NDSL에서 제공하는 모든 저작물의 저작권은 원저작자에게 있으며, KISTI는 복제/배포/전송권을 확보하고
있습니다.
② NDSL에서 제공하는 콘텐츠를 상업적 및 기타 영리목적으로 복제/배포/전송할 경우 사전에 KISTI의 허락을
받아야 합니다.
③ NDSL에서 제공하는 콘텐츠를 보도, 비평, 교육, 연구 등을 위하여 정당한 범위 안에서 공정한 관행에
합치되게 인용할 수 있습니다.
④ NDSL에서 제공하는 콘텐츠를 무단 복제, 전송, 배포 기타 저작권법에 위반되는 방법으로 이용할 경우
저작권법 제136조에 따라 5년 이하의 징역 또는 5천만 원 이하의 벌금에 처해질 수 있습니다.
제 14 조 (유료서비스)
① 당 사이트 및 협력기관이 정한 유료서비스(원문복사 등)는 별도로 정해진 바에 따르며, 변경사항은 시행 전에
당 사이트 홈페이지를 통하여 회원에게 공지합니다.
② 유료서비스를 이용하려는 회원은 정해진 요금체계에 따라 요금을 납부해야 합니다.
제 5 장 계약 해지 및 이용 제한
제 15 조 (계약 해지)
회원이 이용계약을 해지하고자 하는 때에는 [가입해지] 메뉴를 이용해 직접 해지해야 합니다.
제 16 조 (서비스 이용제한)
① 당 사이트는 회원이 서비스 이용내용에 있어서 본 약관 제 11조 내용을 위반하거나, 다음 각 호에 해당하는
경우 서비스 이용을 제한할 수 있습니다.
- 2년 이상 서비스를 이용한 적이 없는 경우
- 기타 정상적인 서비스 운영에 방해가 될 경우
② 상기 이용제한 규정에 따라 서비스를 이용하는 회원에게 서비스 이용에 대하여 별도 공지 없이 서비스 이용의
일시정지, 이용계약 해지 할 수 있습니다.
제 17 조 (전자우편주소 수집 금지)
회원은 전자우편주소 추출기 등을 이용하여 전자우편주소를 수집 또는 제3자에게 제공할 수 없습니다.
제 6 장 손해배상 및 기타사항
제 18 조 (손해배상)
당 사이트는 무료로 제공되는 서비스와 관련하여 회원에게 어떠한 손해가 발생하더라도 당 사이트가 고의 또는 과실로 인한 손해발생을 제외하고는 이에 대하여 책임을 부담하지 아니합니다.
제 19 조 (관할 법원)
서비스 이용으로 발생한 분쟁에 대해 소송이 제기되는 경우 민사 소송법상의 관할 법원에 제기합니다.
[부 칙]
1. (시행일) 이 약관은 2016년 9월 5일부터 적용되며, 종전 약관은 본 약관으로 대체되며, 개정된 약관의 적용일 이전 가입자도 개정된 약관의 적용을 받습니다.