• Journal of Advanced Research in Ocean Engineering
• /
• v.3 no.1
• /
• pp.32-40
• /
• 2017

Recently, the amount of data to be processed and the complexity thereof have been increasing due to the development of information and communication technology, and industry's interest in such big data is increasing day by day. In the shipbuilding and offshore industry also, there is growing interest in the effective utilization of data, since various and vast amounts of data are being generated in the process of design, production, and operation. In order to effectively utilize big data in the shipbuilding and offshore industry, it is necessary to store and process large amounts of data. In this study, it was considered efficient to apply Hadoop and R, which are mostly used in big data related research. Hadoop is a framework for storing and processing big data. It provides the Hadoop Distributed File System (HDFS) for storing big data, and the MapReduce function for processing. Meanwhile, R provides various data analysis techniques through the language and environment for statistical calculation and graphics. While Hadoop makes it is easy to handle big data, it is difficult to finely process data; and although R has advanced analysis capability, it is difficult to use to process large data. This study proposes a big data platform based on Hadoop for applications in the shipbuilding and offshore industry. The proposed platform includes the existing data of the shipyard, and makes it possible to manage and process the data. To check the applicability of the platform, it is applied to estimate the weights of offshore structure topsides. In this study, we store data of existing FPSOs in Hadoop-based Hortonworks Data Platform (HDP), and perform regression analysis using RHadoop. We evaluate the effectiveness of large data processing by RHadoop by comparing the results of regression analysis and the processing time, with the results of using the conventional weight estimation program.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.23-23
• /
• 2011

Chemical-Mechanical Planarization (CMP) 공정이란 화학적 반응 및 기계적인 힘이 복합적으로 작용하여 표면을 평탄화하는 공정이다. 이러한 CMP 공정은 반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위하여 도입되었으며 반도체 제조를 위한 필수공정으로 그 중요성이 강조되고 있다. 특히 최근에는 Inter-Level Dielectric (ILD)의 형성과 Shallow Trench Isolation (STI) 공정에서실리콘 산화막을 평탄화하기 위한 CMP 공정에 대해 연구가 활발히 이루어지고 있다. 그러나 CMP 공정 후 scratch, pitting corrosion, contamination 등의 Defect가 발생하는 문제점이 존재한다. 이 중에서도 scratch는 기계적, 열적 스트레스에 의해 생성된 패드의 잔해, 슬러리의 잔유물, 응집된 입자 등에 의해 표면에 형성된다. 반도체 공정에서는 다양한 종류의 실리콘 산화막이 사용되고 gks이러한 실리콘 산화막들은 종류에 따라 경도가 다르다. 따라서 실리콘 산화막의 경도에 따른 CMP 공정 및 이로 인한 Scratch 발생에 관한 연구가 필요하다고 할 수 있다. 본 연구에서는 scratch 형성의 거동을 알아보기 위하여 boronphoshposilicate glass (BPSG), plasma enhanced chemical vapor deposition (PECVD) tetraethylorthosilicate (TEOS), high density plasma (HDP) oxide의 3가지 실리콘 산화막의 기계적 성질 및 이에 따른 CMP 공정에 대한 평가를 실시하였다. CMP 공정 후 효율적인 scratch 평가를 위해 브러시를 이용하여 1차 세정을 실시하였으며 습식세정방법(SC-1, DHF)으로 마무리 하였다. Scratch 개수는 Particle counter (Surfscan6200, KLA Tencor, USA)로 측정하였고, 광학현미경을 이용하여 형태를 관찰하였다. Scratch 평가를 위한 CMP 공정은 실험에 사용된 3가지 종류의 실리콘 산화막들의 경도가 서로 다르기 때문에 동등한 실험조건 설정을 위해 동일한 연마량이 관찰되는 조건에서 실시하였다. 실험결과 scratch 종류는 그 형태에 따라 chatter/line/rolling type의 3가지로 분류되었다 BPSG가 다른 종류의 실리콘 산화막에 비해 많은 수에 scratch가 관찰되었으며 line type이 많은 비율을 차지한다는 것을 확인하였다. 또한 CMP 공정에서 압력이 증가함에 따라 chatter type scratch의 길이는 짧아지고 폭이 넓어지는 것을 확인하였다. 본 연구를 통해 실리콘 산화막의 경도에 따른 scratch 형성 원리를 파악하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.3 no.2
• /
• pp.69-75
• /
• 2003

Cell transistor and data retention time characteristics were studied in 90 nm design rule 512M-bit DRAM, for the first time. And, the characteristics of cell transistor are investigated for different STI gap-fill materials. HDP oxide with high compressive stress increases the threshold voltage of cell transistor, whereas the P-SOG oxide with small stress decreases the threshold voltage of cell transistor. Stress between silicon and gap-fill oxide material is found to be the major cause of the shift of the cell transistor threshold voltage. If high stress material is used for STI gap fill, channel-doping concentration can be reduced, so that cell junction leakage current is decreased and data retention time is increased.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.463-463
• /
• 2012

ITRS (international technology roadmap for semiconductors)에 따르면 MOS(metal-oxide-semiconductor)의 CD (critical dimension)가 45 nm node이하로 줄어들면서 poly-Si/$SiO_2$를 대체할 수 있는 poly-Si/metal gate/high-k dielectric이 대두된다고 보고하고 있다. 일반적으로 high-k dielectric를 식각시 anisotropic 한 식각 형상을 형성시키기 위해서 plasma를 이용한 RIE (reactive ion etching)를 사용하고 있지만 PIDs (plasma induced damages)의 하나인 PIED (plasma induced edge damage)의 발생이 문제가 되고 있다. PIED의 원인으로 plasma의 direct interaction을 발생시켜 gate oxide의 edge에 trap을 형성시키므로 그 결과 소자 특성 저하가 보고되고 있다. 그러므로 본 연구에서는 이에 차세대 MOS의 high-k dielectric의 식각공정에 HDP (high density plasma)의 ICP (inductively coupled plasma) source를 이용한 원자층 식각 장비를 사용하여 PIED를 줄일 수 있는 새로운 식각 공정에 대한 연구를 하였다. One-monolayer 식각을 위한 1 cycle의 원자층 식각은 총 4 steps으로 구성 되어 있다. 첫 번째 step은 Langmuir isotherm에 의하여 표면에 highly reactant atoms이나 molecules을 chemically adsorption을 시킨다. 두 번째 step은 purge 시킨다. 세 번째 step은 ion source를 이용하여 발생시킨 Ar low energetic beam으로 표면에 chemically adsorbed compounds를 desorption 시킨다. 네 번째 step은 purge 시킨다. 결과적으로 self limited 한 식각이 이루어짐을 볼 수 있었다. 실제 공정을 MOS의 high-k dielectric에 적용시켜 metal gate/high-k dielectric CMOSFETs의 NCSU (North Carolina State University) CVC model로 구한 EOT (equivalent oxide thickness)는 변화가 없으면서 mos parameter인 Ion/Ioff ratio의 증가를 볼 수 있었다. 그 원인으로 XPS (X-ray photoelectron spectroscopy)로 gate oxide의 atomic percentage의 분석 결과 식각 중 발생하는 gate oxide의 edge에 trap의 감소로 기인함을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.287-287
• /
• 2011

ITRS(international technology roadmap for semiconductors)에 따르면 MOS (metal-oxide-semiconductor)의 CD(critical dimension)가 45 nm node이하로 줄어들면서 poly-Si/SiO2를 대체할 수 있는 poly-Si/metal gate/high-k dielectric이 대두되고 있다. 일반적으로 metal gate를 식각시 정확한 CD를 형성시키기 위해서 plasma를 이용한 RIE(reactive ion etching)를 사용하고 있지만 PIDs(plasma induced damages)의 하나인 PICD(plasma induced charging damage)의 발생이 문제가 되고 있다. PICD의 원인으로 plasma의 non-uniform으로 locally imbalanced한 ion과 electron이 PICC(plasma induced charging current)를 gate oxide에 발생시켜 gate oxide의 interface에 trap을 형성시키므로 그 결과 소자 특성 저하가 보고되고 있다. 그러므로 본 연구에서는 이에 차세대 MOS의 metal gate의 식각공정에 HDP(high density plasma)의 ICP(inductively coupled plasma) source를 이용한 중성빔 시스템을 사용하여 PICD를 줄일 수 있는 새로운 식각 공정에 대한 연구를 하였다. 식각공정조건으로 gas는 HBr 12 sccm (80%)와 Cl2 3 sccm (20%)와 power는 300 w를 사용하였고 200 eV의 에너지로 식각공정시 TEM(transmission electron microscopy)으로 TiN의 anisotropic한 형상을 볼 수 있었고 100 eV 이하의 에너지로 식각공정시 하부층인 HfO2와 높은 etch selectivity로 etch stop을 시킬 수 있었다. 실제 공정을 MOS의 metal gate에 적용시켜 metal gate/high-k dielectric CMOSFETs의 NCSU(North Carolina State University) CVC model로 effective electric field electron mobility를 구한 결과 electorn mobility의 증가를 볼 수 있었고 또한 mos parameter인 transconductance (Gm)의 증가를 볼 수 있었다. 그 원인으로 CP(Charge pumping) 1MHz로 gate oxide의 inteface의 분석 결과 이러한 결과가 gate oxide의 interface trap양의 감소로 개선으로 기인함을 확인할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.68-68
• /
• 2011

As feature size is smaller, new technology are needed in semiconductor factory such as gap-fill technology for sub 100nm, development of ALD equipment for Cu barrier/seed, oxide trench etcher technology for 25 nm and beyond, development of high throughput Cu CMP equipment for 30nm and development of poly etcher for 25 nm and so on. We are focus on gap-fill technology for sub-30nm. There are many problems, which are leaning, over-hang, void, micro-pore, delaminate, thickness limitation, squeeze-in, squeeze-out and thinning phenomenon in sub-30 nm gap fill. New gap-fill processes, which are viscous oxide-SOD (spin on dielectric), O3-TEOS, NF3 Based HDP and Flowable oxide have been attempting to overcome these problems. Some groups investigated SOD process. Because gap-fill performance of SOD is best and process parameter is simple. Nevertheless these advantages, SOD processes have some problems. First, material cost is high. Second, density of SOD is too low. Therefore annealing and curing process certainly necessary to get hard density film. On the other hand, film density by Flowable oxide process is higher than film density by SOD process. Therefore, we are focus on Flowable oxide. In this work, dielectric film were deposited by PECVD with TSA(Trisilylamine - N(SiH3)3) and NH3. To get flow-ability, the effect of plasma treatment was investigated as function of O2 plasma power. QMS (quadruple mass spectrometry) and FTIR was used to analysis mechanism. Gap-filling performance and flow ability was confirmed by various patterns.

• Journal of Korean Society of Archives and Records Management
• /
• v.18 no.1
• /
• pp.29-47
• /
• 2018

The size and speed of archives and records information have recently increased. The purpose of this study is to find the direction of archives management research in Korea through an in-depth analysis of research trends in records management in the country. We collected articles related to archives management from 1997 to 2016 from two journals related to archives management and four journals related to library and information science in Korea. The collected articles from the first and second halves of the decade were subjected to five-year cycle analysis. As a result, research on electronic records, record information services, and archiving methods of various records has been gradually improved.

• Proceedings of the KAIS Fall Conference
• /
• 2000.10a
• /
• pp.74-77
• /
• 2000

사출성형에 관한 연구는 오랜 역사를 가지고 있으며 공정 시뮬레이션을 위한 상용화된 CAE 프로그램을 포함하여 많은 연구가 진행되는 분야중의 하나이다. 그러나 다양한 고분자 재료의 성질, 금형의 복잡한 형상 및 성형조컨 둥의 변화로 인해 금형설계 및 제작 그리고 사출성형시 상당한 어려움을 겪게 된다. 사출성형 공정에서는 금형온도, 플라스틱 재료, 냉각수, 보압과 사출압 등의 여러 가지 공정변수가 있어 현장전문가의 경험에 의해 사출금형의 제작이 이루어지는 경우가 보통이다 이와 같은 경험에 의한 금형 제작은 상당한 납기지연과 노동집약적인 방식으로 흘러가게 된다. 금형 제작시 가장 고려해야 될 사항 중의 하나는 사출성형품의 수축이다. 사출성형에서 광음수지는 냉각, 고화하면서 수축하는데 성형품 치수를 유지하기 위해서는 수축하는만큼 금형의 치수를 보정하여야 한다. 이 수축률은 사용수지의 종류와 성형품 크기, 살두께 등에 따라 다르다. 또 동일한 수지일 경우에도 성형조건에 따라 변화하고 특히 배향성을 가진 수지는 유동방향에 따라서도 변화가 있다. 즉, 금형의 온도가 높으면 수축률은 증가하고 사출압력이 높으면 감소한다. 또한 살두께가 두껍고 길이가 길 때 수축률은 증가한다 방향성이 있는 수지는 유동방향에 대하여 지각방향에서 가장 적다. 특히 방향성이 현저한 HDP에서는 유동방향에 따라 수축차가 크므로 성형할 때 변형을 일으키는 경우가 많다. 일반적으로 PE, PP. PA와 같은 결정성 수지는 PS, SAM, ABS 등의 비결정성 수지보다 수축률이 크다. 본 연구에서는 한조산업사에서 제작한 '클랠프 척' 금형 제작과정에서 성형품의 수축으로 인한 금형의 치수보정에 있어서의 문제점을 유동해석 전용 CAE 프로그램인 C-mold를 사용하여 해석하고 평가하였다. 그리하여 현장 전문가가 경험적으로 여러 번의 시행착오를 거쳐 완성된 금형을 제작하던 기존의 방법보다 체계적이고 합리적이며 또한 신속하게 문제를 해결함으로써 궁극적으로 금형설계 및 제작기간을 단축하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.412-412
• /
• 2010

플라즈마는 미세 전기 소자 제작에 있어 박막의 증착, 식각, 세정등 여러 가지 공정에서 널리 사용되고 있다. 미세 소자의 선폭의 감소와 높은 생산성을 위한 웨이퍼 면적의 대형화가 진행됨에 따라 플라즈마의 균일도는 공정 수율 향상의 관점에서 중요한 요소로 그것의 계측과 공정 중 실시간 감시에 필요성이 부각되고 있다. 플라즈마에 존재하는 라디칼의 밀도, 이온의 밀도, 전자 온도 등의 웨이퍼 상에서의 공간 분포와 공정 결과물과의 상관관계에 대한 연구는 현재까지 다양하게 진행 되었으며 특히, 라디칼의 공간 분포가 공정 결과물의 균일도와 큰 상관 관계가 있는 것으로 알려져 있다. 라디칼의 농도 분포를 계측은 레이저 유도 형광법, 발광 분광법, 흡수 분광법 등을 통하여 이루어져 왔으며, 특히 발광 분광법의 경우 계측의 민감성, 편의성등을 이유로 가장 널리 사용되고 있다. 그러나 현재 까지 진행된 발광 분광법을 이용한 라디칼의 공간 분포 계측은 그 자체로 공간 분포를 계측하는 것이 아닌 플라즈마 밀도의 축 대칭성을 가정하여 Abel inversion을 적용하거나, 광섬유를 플라즈마에 직접 삽입하는 방식을 사용하기 때문에 실제 반도체 제작공정을 비롯한 미세소자 공정 플라즈마의 라디칼 밀도 분포를 실시간, 비 접촉 방식으로 계측 하는데 한계가 있다. 본 연구에서는 반도체 공정 플라즈마의 밀도 균일성 분석을 위한 공간 분해 발광 분광기를 제안한다. 기존의 발광 분광법과 비교하여 공간 분해능 향상을 위하여 직렬로 설치된 다수의 렌즈, 개구, 그리고 핀홀을 이용하였다. 공간 분해 발광 분광기의 공간 분해능을 계산하였으며, 실험을 통하여 검증 하였다. 또, HDP CVD를 이용한 $SiO_2$ 박막 증착 공정에서 산소 라디칼의 농도와 증착된 박막의 두께 분포의 상관 관계를 계측 함으로써 공간 분해 발광 분광기의 플라즈마 공정 적용 가능성 입증 하였다.

• Journal of Korean Society of Industrial and Systems Engineering
• /
• v.44 no.4
• /
• pp.113-127
• /
• 2021

Topic modeling has been receiving much attention in academic disciplines in recent years. Topic modeling is one of the applications in machine learning and natural language processing. It is a statistical modeling procedure to discover topics in the collection of documents. Recently, there have been many attempts to find out topics in diverse fields of academic research. Although the first Department of Industrial Engineering (I.E.) was established in Hanyang university in 1958, Korean Institute of Industrial Engineers (KIIE) which is truly the most academic society was first founded to contribute to research for I.E. and promote industrial techniques in 1974. Korean Society of Industrial and Systems Engineering (KSIE) was established four years later. However, the research topics for KSIE journal have not been deeply examined up until now. Using topic modeling algorithms, we cautiously aim to detect the research topics of KSIE journal for the first half of the society history, from 1978 to 1999. We made use of titles and abstracts in research papers to find out topics in KSIE journal by conducting four algorithms, LSA, HDP, LDA, and LDA Mallet. Topic analysis results obtained by the algorithms were compared. We tried to show the whole procedure of topic analysis in detail for further practical use in future. We employed visualization techniques by using analysis result obtained from LDA. As a result of thorough analysis of topic modeling, eight major research topics were discovered including Production/Logistics/Inventory, Reliability, Quality, Probability/Statistics, Management Engineering/Industry, Engineering Economy, Human Factor/Safety/Computer/Information Technology, and Heuristics/Optimization.