• 방송공학회논문지
• /
• 제13권5호
• /
• pp.622-635
• /
• 2008

최근에 H.264/AVC 표준을 이용하는 HDTV, IPTV와 같은 고화질 멀티미디어 서비스가 증가하고 있다. 이러한 고화질의 멀티미디어 서비스를 편리하게 이용하기 위해 축소 영상을 이용한 기술이 요구 된다. 그러나 H.264/AVC는 인트라 예측을 사용하기 때문에 종래 표준에 적용되던 주파수 공간에서 축소 영상을 추출하는 방법을 적용할 수 없다. 따라서 H.264/AVC 인트라 프레임으로부터 축소 영상을 주파수 공간에서 추출할 수 있는 방법이 제안되었다. 그러나 인트라 예측의 반올림 오차와 정수연산과 부동소수점 연산 사이에서의 불일치 문제로 인하여 썸네일의 화질을 저하시키는 문제점이 있다. 본 논문에서는 H.264/AVC 비트스트림으로부터의 썸네일 추출법에 대한 보상 방법을 제안한다. 제안하는 방법에서는 썸네일 추출 시 발생하는 오차에 대하여 분석하고, 통계적 모델을 통해 보상값을 제시한다. 실험결과를 통해 D1급 또는 HD급 영상에서 썸네일 영상의 화질을 효과적으로 보상함을 확인할 수 있으며, 속도 저하는 무시할 수 있다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.43-51
• /
• 2008

이 본문에서는 제안한 H.264/AVC 인코더의 서브 블록인 Inter prediction 블록, Intra prediction 블록, 디블로킹 필터블록, Transform & Quantization 블록에 대한 저전력 구조를 FPGA로 구현하였다. Inter/Intra prediction블록에서는 분산연산방식을 통해 가산기의 수륵 줄여 60.2%의 면적감소효과를 나타내었으며, 디블로킹 필터블록에서는 하드웨어 공유를 위한 MUX를 사용하여 덧셈연산의 수를 44.3%감소시켰다. 또한, Transform & Quantization 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 그게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동하는 Platform으로 구현하였다. Platform을 사용한 H.264/AVC 인코더 구현을 통하여 제안된 각각의 저전력 IP들이 효율적으로 H.264/AVC 인코더 SoC에서 사용될 수 있음을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.20-22
• /
• 2007

The H.264/AVC standard developed by the joint Video Team (JVT) provides better coding efficiency than previous standards. The new emerging H.264/AVC employs variable block size motion estimation using multiple reference frame with 1/4-pel MV(Motion Vector) accuracy. These techniques are a important feature to accomplish higher coding efficiency. However, these techniques are increased overall computational complexity. To overcome this problem, this paper proposes advanced fast mode decision suited for variable block size by classifying inter mode based on Rate Distortion Optimization(RDO) technique. Proposed algorithm is going to use to implement H/W structure for fast mode decision. The experimental results shows that the proposed algorithm provides significant reduction computational complexity without any noticeable coding loss and additional computation. Entire computational complexity is decreased about 30%.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.63-72
• /
• 2012

본 연구에서는 Quad FHD의 고해상도 동영상을 실시간 처리하는 고성능 H.264/AVC 디블로킹필터를 설계하였다. 연산처리 성능을 향상시키기 위해 라인에지필터 16개를 4개의 블록에지필터로 병렬 설계하였으며, 내부버퍼 크기와 연산 사이클을 줄이기 위해 H.264/AVC 디블로킹 필터 순서를 4단 병렬 지그재그 스캔 순서로 스케줄링하였다. 그리고 블록에지필터 연산 간 1사이클의 지연시간을 두어 데이터 충돌을 방지하고, 블록에지필터 간 내부버퍼를 인터리빙 버퍼로 구현하여 내부버퍼 크기를 줄였다. 0.18um 공정에서 시뮬레이션한 결과, 최대 동작주파수가 90MHz이며, 게이트 수는 140.16 Kgates이다. 제안하는 H.264/AVC 디블로킹필터는 동작주파수 90MHz에서 Quad FHD급 동영상($3840{\times}2160$)을 초당 113.17프레임으로 실시간 처리가 가능한 결과이다.

• 대한전자공학회논문지SP
• /
• 제44권3호
• /
• pp.70-79
• /
• 2007

논문은 영상 부호화 표준인 H.264/AVC에서 중요한 과정인 움직임 추정에서 효율적인 전 영역 추정을 위해 인접 서브매크로 블록과 독립적인 새로운 움직임 예측 방식을 제안한다. H.264/AVC는 높은 압축 효율을 위해 H.264/AVC에서는 움직임 추정 과정에서 7가지의 다양한 가변 블록을 사용 한다. 그러나 다양한 가변 블록으로 인해 반복적인 연산이 많아지고 복잡해져 움직임 추정에 많은 시간이 소요된다. 이로 인해 실시간 인코딩이 어려워지게 되었다. 이를 해결하기 위해 많은 고속 움직임 추정 방식이 제안되었으나 전 영역 움직임 추정에 비해 영상의 품질(PSNR)이 떨어지고 비트 수가 증가하게 된다. 제안된 독립적 움직임 예측 방식과 SAD 값을 공유하여 움직임 추정을 수행할 경우 기존 전 영역 탐색에 비해 반복적인 연산 양이 80%정도 감소하게 된다. 또한 연산양이 감소됨에도 불구하고 시뮬레이션 결과 Y PSNR은 최대 0.04 dB 이하의 변화만을 가져왔고 인코딩된 Bit 수는 평균적으로 약 0.6% 정도만 증가하였다.

• 정보처리학회논문지B
• /
• 제13B권3호
• /
• pp.245-254
• /
• 2006

H.264/AVC 표준은 기존의 부호화 기법보다 뛰어난 압축성능 때문에 비디오 데이터의 압축과 전송에 널리 응용될 것으로 전망된다. 그러나 H.264/AVC 표준도 기존의 비디오 압축표준과 마찬가지로 가변길이부호화방식을 따르기 때문에, 동영상을 부호화할 때 발생하는 데이터 량은 시간의 흐름에 따라 큰 폭으로 변할 수 있다. 이 때문에 PSTN이나 ISDN 망과 같이 대역폭이 고정된 네트워크를 통해 비디오 스트림을 전송하고자 할 경우에는 부호기로부터 출력되는 비트량을 제어할 필요가 있다. 본 논문에서는 전송율이 고정된 비디오 전송채널 환경에서 H.264/AVC 부호화 기법으로 압축된 영상 데이터를 전송할 때 필요한 새로운 비트율 제어방식을 제안한다. 제안하는 비트율 제어방식은 우선 화면간 영상 변화량 따른 프레임당 목표비트량과 MAD간의 관계를 선형회귀분석기법을 이용하여 분석한 다음, 이를 기반으로 프레임 단위로 효율적인 비트율 제어 방법을 제안한다. 실험결과 화면간 움직임이 많은 영상의 경우 기존의 비트율 제어 방법이 채널 전송에 부적합할 정도로 비트량을 초과하지만, 제안한 방법은 채널 전송에 적합하게 효율적으로 부호화한다. 또한 프레임 스킵 방법은 기존의 비트율 제어 방법에 비하여 제안한 방법이 평균 $1{\sim}15%$ 감소하였다.

• 한국통신학회논문지
• /
• 제33권12C호
• /
• pp.1046-1054
• /
• 2008

본 논문에서는 MPEG-2-H.264/AVC 변환 부호기에서 병목현상을 야기하는 H.264/AVC 부분의 화면내 부호기의 연산량을 감축하는 기법을 제안한다. 본 논문에서는 MPEG-2 복호기에서 획득한 DCT 계수와 영상의 방향성, H.264/AVC 화면내 부호기의 $Intral16{\times}16$ 및 $Intra4{\times}4$ 모드들 간의 상관관계 및 휘도와 색차 신호간의 경계(edge) 특성의 상관성을 활용하여 모드 선정시에 연산량을 감축하는 기법을 제안한다. 모의 실험을 통해 제안 방식이 기존에 널리 사용되는 결합형 변환 부호기에 비해 최대 약 70%의 연산량을 감축할 수 있음을 보였고, 대표적인 연산량 감축 기법인 [5]의 기법에 비해 최대 40%의 연산량을 감축할 수 있음을 보였다.

• 방송공학회논문지
• /
• 제13권5호
• /
• pp.732-743
• /
• 2008

본 논문은 H.264/AVC가 이전의 비디오 코덱에서 사용하는 8$\times$8 변환이 아닌 4$\times$4 변환을 도입하면서 인트라 및 인터 예측 성능을 높인 반면 공간적 압축도가 낮은 점을 개선하기 위한 다차원 변환 방법을 제안한다. 다차원 변환 방법은 H.264/AVC가 갖는 시간적 예측의 장점과 공간적 압축도를 동시에 충족시킬 수 있는 방법이다. 먼저 실험을 통해 다차원 DCT가 H.264/AVC의 2차원 정수 변환(Integer Transform)보다 에너지 압축율이 높다는 것을 보였다. 다차원 DCT를 위한 정수형 변환과 양자화기를 설계하였으며, H.264에서 사용하는 컨텍스트 기반 적응 가변 길이 코딩 (CAVLC)을 엔트로피 코더로 사용하여 다차원 부호화기를 설계하였다. 다차원 부호화기에는 다차원 변환에 따른 블록 주사 방식과 파라미터 갱신, 다차원 변환 모드 선택 등의 도구가 적용되었다. 실험 결과, 다차원 부호화기는 낮은 비트율에서 H.264/AVC와 유사한 압축 효율을 보였지만, 엔트로피와 0이 아닌 계수를 계산하여 비교한 통계적 성능 비교에서는 높은 성능을 보였다. 따라서, 다차원 부호화에 대한 추가적인 연구가 진행된다면 기존의 H.264/AVC의 성능을 보완할 수 있는 부호화 알고리즘으로서 발전할 수 있을 것이다.

• 한국통신학회논문지
• /
• 제34권7C호
• /
• pp.649-653
• /
• 2009

디지털 영상은 영상압축이나 기타 다양한 디지털 처리에 용이한 장점이 있는 반면 위/변조가 상대적으로 용이하기 때문에 그에 대한 대응을 위한 다양한 디지털 워터마킹 기법이 개발되었다. 워터마킹 기법은 공간 또는 주파수 영역에서의 다양한 적용에 가능한데, 본 연구에서는 디지털 콘텐츠 대부분이 압축되어 전송, 저장되는 추세와, 최근 대부분의 멀티미디어 동영상 코덱 표준으로 채택이 되고 있는 H.264/AVC 언코더를 기반으로 한 워터마크 삽입을 실시간으로 수행하기 위한 기법을 제시한다.

• 한국항행학회논문지
• /
• 제14권1호
• /
• pp.102-107
• /
• 2010

본 논문은 H.264/AVC 의 효율적 모드 결정을 위한 율 왜곡 예측 방법을 제안하였다. 제안한 방법에서 모드 결정은 DCT 계수의 라플라시안 분포 모델링을 적용하여 비트율을 예측함으로서 양자화와 엔트로피 부호화의 과정이 불필요하다. 실험결과, 실제 율-왜곡치와 제안한 방식과의 율-왜곡치가 거의 일치하였고, 기존의 방식보다 0.02 dB의 PSNR 이득을 보였다.