• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1480-1483
• /
• 2009

본 논문에서는 H.264 및 AVC 디코더를 ARM-Excalibur를 이용하여 하드웨어(HW:Hardware)와 소프트웨어 (SW:Software)로 병행설계(co-design)하는 방법에 대해서 제안한다. 내장형 프로세서, 메모리, 주변장치 및 논리 회로들을 하나의 칩으로 집적한 SoC(System On-a-Chip)를 하드웨어와 소프트웨어로 분할하여 병행 설계(co-design)하는 방식이 새로운 설계 방법으로 대두되고 있다. 최적화된 분할 방법을 찾는 것이 매우 어렵기 때문에 설계 초기단계에서 빠르게 검증할 필요가 있는데 본 논문에서는 H.264 및 AVC 디코더를 알테라사의 ARM-Excalibur라는 칩을 이용하여 효율적으로 병행 설계하였으며 시스템의 동작속도가 크게 향상되는 것을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.91-92
• /
• 2008

본 논문에서는 기존의 H.264/AVC의 spatial 영역에서 Intra prediction 기법과 달리 H.264/AVC에서 사용하는 Integer DCT 영역에서 Intra prediction 기법을 제안한다. 이를 위하여 Integer DCT 영역에서 Intra prediction을 수행하는 모든 과정을 matrix multiplication으로 표현하여 Intra prediction을 수행하는 matrix를 유도한다. Intra prediction을 수행하는 matrix를 각 모드에 알맞게 설계하고, 이 matrix를 Integer DCT 영역에서 사용할 수 있도록 orthogonal한 Integer matrix를 설계한다. 실험을 통하여 제안한 Integer DCT 영역에서 Intra prediction 기법이 기존의 H.264/AVC의 spatial 영역에서 intra prediction 기법과 성능이 동일하면서 어떻게 matrix multiplication에 연산들을 포함시켜서 단순화 할 수 있는지를 보여주겠다. 또한 H.264/AVC에서 제공하는 intra prediction 각 모드에 대해 계산상 복잡도를 분석하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.1486-1488
• /
• 2009

본 논문은 비디오 압축 기술인 H.264/AVC와 H.264/SVC에 적용할 수 있는 인증 목적의 효율적인 프레자일(fragile) 워터마킹 기법을 제안한다. 제안된 워터마킹 기법은 H.264/AVC 비디오 부호화기에서 압축률을 높이기 위해 사용하는 매크로블록(MB) 예측 모드들을 특징 값으로 추출하여 콘텐츠 제공자의 비밀키로 암호화 후 워터마크로 사용하는 인증 기법으로, 이는 공간적, 시간적 그리고 SNR 확장성을 가지는 H.264/SVC에도 확장하여 적용할 수 있다. 워터마크 삽입은 최적의 예측 모드를 찾기 위한 모드 결정과정에서 수행되어 워터마크 후에도 최적화 된 콘텐츠를 얻을 수 있으며, 간단한 연산을 엔코더와 결합시켜 낮은 시간 증가율을 가진다.

• 한국컴퓨터산업학회논문지
• /
• 제6권5호
• /
• pp.801-812
• /
• 2005

H.264/AVC는 부호화 효율을 크게 향상시킨 비디오 부호화에 대한 표준이다. ITU-T와 MPEG는 가변블록의 움직임, 다중참조화면, l/4 화소 움직임 추정/보상기법과 비트율-왜곡 최적화 기법 등 다양하고 복잡한 부호화 기법들을 적용했다. H.264 참조 모델은 비트율-왜곡 최적화 기법에 기반을 둔 복잡한 부호화 모드 결정 기법을 채택했는데, 이는 부호화기의 높은 복잡성을 요구한다. 본 논문에서는 매크로 블록 부호화 모드의 순서에 대한 비트율-왜곡의 비용 값의 분포에 기초한 효율적인 부호화 모드 결정 기법을 제안하였다. 실험결과는 제안한 방법이 부호화 시간에 있어 34%를 감소시켰으며, 비트율-왜곡의 계산 량을 82% 줄였음을 보여준다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제1권3호
• /
• pp.187-192
• /
• 2012

본 논문은 디지털 저작권 관리를 위한 효율적인 H.264/AVC 비디오 스크램블링 방법을 제안한다. 제안하는 방법은 H.264 동영상 압축 방법에서 엔트로피 부호화에서 사용되는 레벨 및 suffix와 움직임 예측에서 사용되는 MVD에 스크램블링 방법을 적용하는 것이다. 다른 논문들에서 제안된 방법들은 데이터의 압축 효율을 감소시키거나 많은 연산량으로 인해 실시간 처리가 불가능하다는 문제점이 있다. 본 논문에서 제안하는 스크램블링/디스크램블링 방법은 다른 논문에서 제안한 방식들의 문제점을 개선시켜 복원된 영상에 왜곡을 일으키지 않을 뿐만 아니라 압축 효율을 원래의 압축 방법 그대로 유지한다. H.264 레퍼런스 프로그램을 이용한 실험을 통해 제안하는 방법의 성능 및 동작을 검증하였으며, USB동글을 이용하여 제안하는 스크램블링/디스크램블링 방식을 H.264 비디오 압축에 적용할 수 있는 동영상 재생 시스템을 구현하였다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.79-86
• /
• 2008

H.264/AVC는 ITU-T와 ISO/IEC 표준화 단체에서 개발한 차세대 국제 영상압축 표준규격으로 이는 H.261, H.263, MPEG-4 등에 비해 더 좋은 압축 효율을 제공한다. 그러나 전체 인트라 모드에 대해 검색이 수행되므로 연산복잡성이 더욱 증가하는 문제와 하드웨어 자원의 낭비가 발생한다. 따라서 본 논문은 두 개의 프로세서 유닛 기반의 병렬 파이프라인 구조로 표준 모델에 비해 연산 복잡 도를 67% 감소시켰고, 부호화 순서를 병렬 파이프라인 구조에 적합하도록 변화시켜 기존 병렬구조에 비해 하드웨어 자원 낭비를 3% 감소시켰다.

• 방송공학회논문지
• /
• 제12권5호
• /
• pp.525-534
• /
• 2007

DMB에서 사용되는 H.264/AVC (이하 H.264)는 새로운 기술들의 적용으로 높은 압축율과 화질을 제공하는 가장 앞선 동영상 압축 표준이다. 그러나 그 기술들로 인해 기존의 압축 표준에서 적용되던 알고리듬들이 H.264에 그대로 적용되지 않은 문제를 가지고 있다. 그 중 한가지로 압축 비트열에서 영상의 축소와 확대에 대한 새로운 연구가 필요하며, 본 연구에서는 그 문제의 해결방법으로 영상을 추출하는 방법을 제안한다. 제안된 방법들은 기존의 H.264 복호과정을 최대한 이용하면서도 연산량을 50%와 70%를 줄이면서 1/16 크기의 요약영상을 추출함을 보인다.

• 한국항행학회논문지
• /
• 제18권6호
• /
• pp.600-608
• /
• 2014

본 논문에서는 CABAC (context adaptive binary arithmetic coding)를 하드웨어로 구현하기 위하여 병행설계 (co-design) 기법을 사용하였다. H.264/AVC의 부호기 전체를 C언어로 개발하고, CABAC만을 하드웨어 IP로 설계하고, H.264/AVC의 나머지 부분은 소프트웨어로 설계하였다. CABAC의 문맥모델러 부분을 하드웨어로 설계하여 연산값을 지속적으로 업데이트시킴으로써 메모리를 효율적으로 사용하고 스트림을 절감시키는 설계를 하였다. 설계된 IP는 Xilinx ML410 보드의 Virtex-4 FX60 FPGA에 다운로드하여 MicroBlaze CPU를 이용하여 H.264/AVC의 참조 소프트웨어인 JM과 연동하도록 설계하였다. 기능 시뮬레이션은 ModelSim을 이용하였다. 기존의 CABAC 하드웨어 모듈이 레지스터 레벨에서 설계하여 개발기간이 오래 걸리는데 비하여 본 논문의 설계 기법은 소프트웨어 엔지니어가 쉽게 하드웨어를 개발하는 것이 가능해지는 장점이 있으며 설계시간도 짧다. 또한, 동일한 방법으로 구현된 CAVLC 모듈과 Slice 사용량을 비교해볼 때, 1/3 이하로 감축됨을 보였다. 본 연구에서 제시한 개발 방법은 임베디드 환경에서 고성능 동영상 압축 부호화시 하드웨어 가속기가 필요한 부분을 설계할 때 유용할 것으로 보인다.

• 방송공학회논문지
• /
• 제10권4호통권29호
• /
• pp.515-527
• /
• 2005

앞으로의 동영상의 부호화 방법은 압축효율을 최대화시키는 것뿐 만 아니라 다양한 단말기 및 변화하는 통신 환경에 친화적으로 대응할 수 있는 Scalable Video Codec으로 발전해야 한다. 이러한 요구에 부응하여 ISO/IEC와 ITU-T의 합작 팀인 JVT(Joint Video Team)에서 H.264기반 스케일러블 비디오 부호화(SVC : Scalable Video Coding)에 관한 표준화가 진행 중이다. 본 논문에서는 현재 표준화 진행 중인 H.264/AVC기반 SVC의 연구 방향 및 표준화 진행 현황을 소개하고 그 기술을 분석한다.

• 한국정보통신학회논문지
• /
• 제16권1호
• /
• pp.119-126
• /
• 2012

H.264/AVC는 부호화되는 잉여 데이터의 유형에 따라 3개의 변환을 사용할 수 있다. $4{\times}4$ DCT 변환은 항상 수행되며, $16{\times}16$ 인트라 모드인 경우에는 추가적으로 휘도 DC 계수에는 $4{\times}4$ 하다마드 변환을 수행하고, 색체 DC 계수에는 $2{\times}2$ 하다마드 변환을 수행한다. 변환 코딩을 완료한 이후에 한층 더한 데이터 압축을 위해 양자화가 수행된다. 본 논문에서는 H.264/AVC에 중요한 역할을 하는 DCT 변환, 하다마드 변환 및 양자화에 대한 하드웨어적인 구현에 대해 연구하였다. 특히 파이프라인 기법을 적용하여 33클럭의 대기지연시간 이후에는 매 클럭 당 1개의 양자화된 결과를 출력할 수 있는 아키텍쳐를 제안하였다. 제안한 아키텍쳐는 Verilog HDL로 코딩되고, Xilinx 7.1i ISE툴을 사용하여 합성하고 검증하였다. 합성 결과 SPARTAN3S-1000 디바이스에서 동작 주파수는 106MHz이다. $1920{\times}1080$ HD 영상 프레임의 경우 최대 33프레임을 처리할 수 있다.