• Journal of Sensor Science and Technology
• /
• v.24 no.4
• /
• pp.264-269
• /
• 2015

An infrared (IR) bolometer measures the change of resistance by absorbing incident IR radiation and generates a signal as a function of the radiation intensity. Since a bolometer requires temperature stabilization and light filtering except for the infrared rays, it is essential for the device to be packaged meeting conditions that above mentioned. Minimization of heat loss is needed in order to stabilize temperature of bolometer. Heat loss by conduction or convection requires a medium, so the heat loss will be minimized if the medium is a vacuum. Therefore, vacuum packaging for bolometer is necessary. Another important element in bolometer packaging is germanium (Ge) window, which transmits IR radiation to heat the bolometer. To ensure a complete transmittance of IR light, anti-reflection (AR) coatings are deposited on both sides of the window. Although the transmittance of Ge window is high for IR rays, it is difficult to use frequently in low-price IR bolometer because of its high price. In this paper, we fabricated IR window by utilizing silicon (Si) substrate instead of Ge in order to reduce the cost of bolometer packaging. To enhance the IR transmittance through Si substrate, it is textured using Reactive Ion Etching (RIE). The texturing process of Si substrate is performed along with the change of experimental conditions such as gas ratio, pressure, etching time and RF power.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.222-222
• /
• 2010

III-V반도체 태양전지는 다양한 에너지 밴드갭을 만들 수 있으며 다중접합 태양전지의 경우 흡수 전류가 커져 효율이 증가한다. 태양전지의 효율의 증가는 태양광 발전시스템의 발전 단가를 낮추는 중요한 요인이다. 우리는 효율이 높은 III-V 태양전지를 제작하기 위해 일차적으로 Ge기판 위에 GaAs를 성장하고자 한다. Ge기판과 GaAs의 격자상수는 0.07%차이로 거의 일치하나 물질의 열팽창계수가 다르고 비극성인 Ge기판 위에 극성인 GaAs를 성장 시 위상불일치(Anti Phase Domain) 나타난다. 위상불일치 현상을 줄이기 위해 성장 시 온도와 V/III비율, 성장두께 등을 달리하여 성장한다. 표면의 상태가 좋아질수록 위상불일치 현상이 작으며 단일성장 보다 두 단계 과정으로 성장 했을 때 표면의 상태가 더 좋은 결과를 바탕으로[1], 20nm 이하로 얇게 seed층을 성장하고 그 위에 두꺼운 버퍼층을 성장하는 두 단계로 진행하였다. seed층의 성장온도는 $400{\sim}550^{\circ}C$, V/III 비율을 3.5~30으로 다양하게 바꿔가면서 표면의 상태를 비교하였다. 이때 버퍼층의 성장 온도와 V/III 비율은 $680^{\circ}C$, 192으로 일정하게 유지하였다. 표면은 SEM과 AFM을 통해 분석하였으며 결정질의 상태는 XRD 장비(Panalytical사)로 분석하고 광학적 특성은 LTPL(Accent Optical Technologies사)로 측정하였다. 실험의 결과는 seed층의 온도가 낮고 V/III 비율이 낮으며 성장률이 높았을 때 표면상태가 좋은 반면 버퍼층은 온도가 높고 V/III 비율이 높으며 성장률이 낮을 때 표면상태가 좋았다. seed층을 $450^{\circ}C$온도에서 V/III 비율이 3.5이고 성장률이 버퍼층에 비교하여 크게 하여 성장 했을 때 표면 거칠기가 3.75nm로 작아 표면의 상태가 좋음을 확인할 수 있었다. 두 단계 성장 시 표면의 상태는 seed층의 조건에 따라 결정됨을 알 수 있었다. 표면상태가 좋았을 때 결정상태 역시 좋았으며 성장률이 바뀜에 따라 반치폭이 42~45 arcsec의 값을 나타내었다. 광학적 특성은 10K에서 1.1512eV 밴드갭 에너지를 가지고 있어 양질의 GaAs가 성장됨을 알 수 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.10 no.2
• /
• pp.303-307
• /
• 2006

In this paper, we have designed the p-type metal-oxide semiconductor field-effect transistor(pMOSFET) for SiGe devices with gate lengths of $0.9{\mu}m$ and $0.1{\mu}m$using the TCAD simulators. The electrical characteristics of devices have been investigated over the temperatures of 300 and 77K. We have used the two carrier transfer models(hydrodynamic model and drift-diffusion model). We how that the drain current is higher in the hydrodynamic model than the drift-diffusion model. When the gate length is $0.9{\mu}m$, the threshold voltage shows -0.97V and -1.15V for 300K and 77K, respectively. The threshold voltage is, however, nearly same at $0.1{\mu}m$ for 300K and 77K.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.10 no.1
• /
• pp.27-35
• /
• 1973

The electronic states of carrier capture centers in reverse biased point-contact germanium diodes have been investigated through the tomperature-and reverse voltage-characteristics of burst noise. The measured values of the time constants wllich represent the electronic states of the centers are extended up to greater than ten minutes, which are about 10,000 times greater than the ones obtained by other investigators. From the relation between these time constants and temperatures, the quasi-Peymi level and the activation energy of the center have been obtained.

• Proceeding of EDISON Challenge
• /
• 2016.03a
• /
• pp.295-298
• /
• 2016

Future logic device over the FinFET generation requires a complete electrostatics and transport characteristic for low-power and high-speed operation as extremely scaled devices. Silicon, Germanium and III-V based nanowire-based MOSFET devices and few-layer TMDC (Transition metal dichalcogenide monolayers) based multi-gate devices have been brought attention from device engineers due to those excellent electrostatic and novel device characteristic. In this study, we simulated ultrascaled Si/Ge/InAs gate-all-around nanowire MOSFET and MoS2 TMDC based DG MOSFET and TFET device by tight-binding NEGF method. As a result, we can find promising candidates of the future logic device of each channel material and device structures.

• Korean Journal of Clinical Laboratory Science
• /
• v.55 no.4
• /
• pp.253-260
• /
• 2023

The germanium-68/gallium-68 (⁶⁸Ge/⁶⁸Ga) generator has high spatial utilization and requires little maintenance, making it economical and easy to produce. Thus, the frequency of use of ⁶⁸Ga radiopharmaceuticals is rapidly increasing worldwide. Therefore, this study attempted to develop an automated synthesizer for the routine clinical application of ⁶⁸Ga radiopharmaceuticals. The automated synthesizer was based on a fixed tubing system and the structure was designed after adjusting the position of the parts to reflect the synthesis method. Using various components that can be supplied in Korea, the automated synthesizer was manufactured at a much lower price cost than that of a commercialized automated synthesizer sold by companies. ⁶⁸Ga-DOTA-[Tyr3]-octreotide (⁶⁸Ga-DOTATOC) was synthesized to evaluate the performance of the automated synthesizer. ⁶⁸Ga-DOTATOC could be synthesized with about 65% of non-decay corrected yield, and the synthesized ⁶⁸Ga-DOTATOC met all quality control standards. We have synthesized ⁶⁸Ga-DOTATOC more than 100 times, and only faced a few problems caused by mechanical errors. In this study, we successfully developed a simple automated synthesizer for ⁶⁸Ga radiopharmaceuticals with high reproducibility. As various ⁶⁸Ga radiopharmaceuticals have recently been developed, it is expected that the automated synthesizer developed in this study will be useful for routine clinical use.

• Mass Spectrometry Letters
• /
• v.5 no.2
• /
• pp.57-61
• /
• 2014

A gravimetric standard addition method combined with internal standard calibration has been successfully developed for the accurate analysis of total arsenic in a laver candidate reference material. A model equation for the gravimetric standard addition approach using an internal standard was derived to determine arsenic content in samples. Handlings of samples, As standard and internal standard were carried out gravimetrically to avoid larger uncertainty and variability involved in the volumetric preparation. Germanium was selected as the internal standard because of its close mass to the arsenic to minimize mass-dependent bias in mass spectrometer. The ion signal ratios of $^{75}As^+$ to $^{72}Ge^+$ (or $^{73}Ge^+$) were measured in high resolution mode ($R{\geq}10,000$) to separate potential isobaric interferences by high resolution ICP/MS. For method validation, the developed method was applied to the analysis of arsenic content in the NMIJ 7402-a codfish certified reference material (CRM) and the result was $37.07mg{\cdot}kg^{-1}{\pm}0.45mg{\cdot}kg^{-1}$ which is in good agreement with the certified value, $36.7mg{\cdot}kg^{-1}{\pm}1.8mg{\cdot}kg^{-1}$. Finally, the certified value of the total arsenic in the candidate laver CRM was determined to be $47.15mg{\cdot}kg^{-1}{\pm}1.32mg{\cdot}kg^{-1}$ (k = 2.8 for 95% confidence level) which is an excellent result for arsenic measurement with only 2.8 % of relative expanded uncertainty.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.399-399
• /
• 2013

Metal silicides는 Si 기반의microelectronic devices의 interconnect와 contact 물질 등에 사용하기 위하여 그 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 이 중 Rare-earth(RE) silicides는 저온에서 silicides를 형성하고, n-type Si과 낮은 Schottky Barrier contact (~0.3 eV)을 이룬다. 또한 낮은 resistivity와 Si과의 작은 lattice mismatch, 그리고 epitaxial growth의 가능성, 높은 thermal stability 등의 장점을 갖고 있다. RE silicides 중 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 n-channel schottky barrier MOSFETs의 source/drain으로 주목받고 있다. 또한 Silicon 기반의 CMOSFETs의 성능 향상 한계로 인하여 germanium 기반의 소자에 대한 연구가 이루어져 왔다. Ge 기반 FETs 제작을 위해서는 낮은 source/drain series/contact resistances의 contact을 형성해야 한다. 본 연구에서는 저접촉 저항 contact material로서 ytterbium germanide의 가능성에 대해 고찰하고자 하였다. HRTEM과 EDS를 이용하여 ytterbium germanide의 미세구조 분석과 면저항 및 Schottky Barrier Heights 등의 전기적 특성 분석을 진행하였다. Low doped n-type Ge (100) wafer를 1%의 hydrofluoric (HF) acid solution에 세정하여 native oxide layer를 제거하고, 고진공에서 RF sputtering 법을 이용하여 ytterbium 30 nm를 먼저 증착하고, 그 위에 ytterbium의 oxidation을 방지하기 위한 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, rapid thermal anneal (RTA)을 이용하여 N2 분위기에서 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium germanides를 형성하였다. Ytterbium germanide의 미세구조 분석은 transmission electron microscopy (JEM-2100F)을 이용하였다. 면 저항 측정을 위해 sulfuric acid와 hydrogen peroxide solution (H2SO4:H2O2=6:1)에서 strip을 진행하여 TiN과 unreacted Yb을 제거하였고, 4-point probe를 통하여 측정하였다. Yb germanides의 면저항은 열처리 온도 증가에 따라 감소하다 증가하는 경향을 보이고, $400{\sim}500^{\circ}C$에서 가장 작은 면저항을 나타내었다. HRTEM 분석 결과, deposition 과정에서 Yb과 Si의 intermixing이 일어나 amorphous layer가 존재하였고, 열처리 온도가 증가하면서 diffusion이 더 활발히 일어나 amorphous layer의 두께가 증가하였다. $350^{\circ}C$ 열처리 샘플에서 germanide/Ge interface에서 epitaxial 구조의 crystalline Yb germanide가 형성되었고, EDS 측정 및 diffraction pattern을 통하여 안정상인 YbGe2-X phase임을 확인하였다. 이러한 epitaxial growth는 면저항의 감소를 가져왔으며, 열처리 온도가 증가하면서 epitaxial layer가 증가하다가 고온에서 polycrystalline 구조의 Yb germanide가 형성되어 면저항의 증가를 가져왔다. Schottky Barrier Heights 측정 결과 또한 면저항 경향과 동일하게 열처리 증가에 따라 감소하다가 고온에서 다시 증가하였다.

• Membrane and Water Treatment
• /
• v.4 no.4
• /
• pp.265-275
• /
• 2013

China is one of the countries with the highest reserves of coal bed methane (CBM) in the world. Likewise, the CBM industry is significantly growing in China. However, activities related to CBM development have led to more environmental problems, which include serious environmental damage and pollution caused by CBM-produced water. In this paper, the detailed characteristics of CBM-produced water in the southern Qinshui Basin were investigated and analyzed and compared with local surface water and coal mine drainage. Most of CBM-produced water samples are contaminated by higher concentration of total dissolved solids (TDS), K (Potassium), Na (Sodium) and $NH_4$. The alkalinity of the water from coalmines and CBM production was higher than that of the local surface water. The concentrations of some trace elements such as P (Phosphorus), Ti (Titanium), V (Vanadium), Cr (Chromium), Ni (Nickel), Zn (Zinc), Ge (Germanium), As (Arsenic), Rb (Rubidium), and Pd (Palladium) in water from the coalmines and CBM production are higher than the acceptable standard limits. The ${\delta}D$ and ${\delta}^{18}O$ values of the CBM-produced water are lower than those of the surface water. Similarly, the ${\delta}D$ values of the CBM-produced water decreased with increasing drainage time.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.130-130
• /
• 2011

최근 반도체 메모리 산업의 발전과 동시에 발생되는 문제들을 극복하기 위한 새로운 기술들이 요구되고 있다. DRAM (dynamic random access memory) 의 경우, 소자의 크기가 수십 나노미터 영역으로 줄어들면서, 단채널 효과에 의한 누설전류와 소비전력의 증가 등이 문제가 되고 있다. 하나의 캐패시터와 하나의 트랜지스터로 구성된 기존의 DRAM은, 소자의 집적화가 진행 되어 가면서 정보저장 능력이 감소하는 것을 개선하기 위해, 복잡한 구조의 캐패시터 영역을 요구한다. 이에 반해 하나의 트랜지스터로 구성되어 있는 1T-DRAM의 경우, 캐패시터 영역이 없는 구조적인 이점과, SOI (silicon-on-insulator) 구조의 기판을 사용함으로써 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 그리고 기존 CMOS (complementary metal oxide semiconductor) 공정과의 호환성이 장점이다. 또한 새로운 물질 혹은 구조를 적용하여, 개선된 전기적 특성을 통해 1T-DRAM의 메모리 특성을 향상 시킬 수 있다. 본 연구에서는, SOI와 SGOI (silicon-germanium-on-insulator) 및 sSOI (strained-si-on-insulator) 기판을 사용한 MOSFET을 통해, strain 효과에 의한 전기적 특성 및 메모리 특성을 평가 하였다. 그 결과 strained-Si층과 relaxed-SiGe층간의 tensile strain에 의한 캐리어 이동도의 증가를 통해, 개선된 전기적 특성 및 메모리 특성을 확인하였다. 또한 채널층의 결함이 적은 sSOI 기판을 사용한 1T-DRAM에서 가장 뛰어난 특성을 보였다.