• 한국광학회지
• /
• 제10권6호
• /
• pp.518-523
• /
• 1999

본 연구에서는 meltback 방법으로 mesa 모양을 형성하기 위하여 여러 가지 농도의 용액으로 meltback을 하였으며 InP 기판위에 InGaAsP 활성층과 InP cap층을 가지는 웨이퍼에 mesa 모양을 형성하기 위해서는 성장온도에서 성장용액의 80%인 InGaAsP(1.55$\mu$m)용액이 가장 적합한 것으로 확인되었다. meltback 방법만으로 PBH-LD(planar buried heterosturcture laser diode)를 제작하기 위한 완전한 mesa를 형성하기는 어려우며, 따라서 본 연구에서는 화학에칭에 이어 Meltback 방법을 이용하여 mesa 모양을 형성하고 연속하여 전류 차단층을 형성시킨 PBH-LD(planar buried heterosturcture laser diode)를 제작하였다. 이렇게 제작된 MQW-PBH-LD의 전기 광학적 특성은 공진기 길이가 $300{\mu}m$일 때 임계전류는 10mA, 내부양자효율은 82%, 내부손실은 $9.2cm^{-1}$, 특성온도는 $25~45^{\circ}C$ 사이에서는 65K, $45~65^{\circ}C$사이에서는 42K이었다.

• 전자공학회지
• /
• 제37권8호
• /
• pp.31-40
• /
• 2010

1947년 트랜지스터의 발명을 시작으로 사이리스터, MOSFET 및 IGBT 등의 전력반도체 소자가 개발되면서 산업, 가전 및 통신 등의 다양한 분야에서 실리콘 기반의 전력반도체 소자가 활용되고 있다. 개발 당시에는 10A/수백V 정도의 전류통전능력 및 전압저지능력을 가지고 있었지만, 현재에는 8000A/12kV급의 대용량 소자까지 생산되고 있다. 이러한 전력반도제 소자는 다양한 응용분야에 서 높은 전압 저지능력, 큰 전류 통전 능력 및 빠른 스위칭 특성을 요구하고 있다. 특히 최근의 전력변환장치들은 고온동작특성 및 고효율화에 대한 요구가 더욱 강조되고 있다. 일반적인 실리콘 전력반도체소자는 물질적인 특성한계로 고온에 서의 동작 시 소자 특성이 떨어지는 특징을 보이고 있어 고온 환경에 적합한 전력반도체 소자의 필요성이 증가되어 실리콘에 비해 밴드�b이 넓은 SiC 및 GaN 등의 wide bandgap 반도체 물질의 연구가 활발히 진행되고 있다. 특히 SiC는 단결정 성장을 통한 웨이퍼화가 용이하고 소자 제작공정이 기존 실리콘공정과 유사하여 많은 연구가 진행되었으며 일부 소자에서 상용화가 진행되었다. 본고에서는 현재 활발히 진행되고 있는 탄화규소 전력반도체소자의 기술동향에 대해 소개하고자 한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 기술교육전문연구회
• /
• pp.31-34
• /
• 2003

The sapphire wafers for blue light emitting devices were manufactured by the implementation of the surface machining technology based on micro-tribology. This process has been performed by chemical and mechanical polishing(CMP) process. The sapphire crystalline wafers were characterized by double crystal X-ray diffraction. The sample quality of sapphire crystalline wafer at surfaces has a full width at half maximum 89 arcses. The surfaces of sapphire wafers were mechanically affected by residual stress and surface default. Sapphire wafers's waveness has higher abrasion rate in the edge of the wafer than its center due to Newton's Ring interference.

• 대한기계학회논문집A
• /
• 제28권1호
• /
• pp.85-91
• /
• 2004

The sapphire wafers for blue light emitting devices were manufactured by the implementation of the surface machining technology based on micro-tribology. This process has been performed by chemical and mechanical polishing process. The sapphire crystalline wafers were characterized by double crystal X-ray diffraction. The sample quality of sapphire crystalline wafer at surfaces has a full width at half maximum of 89 arcsec. The surfaces of sapphire wafer were mechanically affected by residual stress during the polishing process. The wave pattern of optical interference of sapphire wafer implies higher abrasion rate in the edge of the wafer than its center from the Newton's ring.

• 한국광학회지
• /
• 제14권6호
• /
• pp.669-673
• /
• 2003

본 연구에서는 기존의 ridge waveguide laser diode(RWG LD)보다 ridge폭에 따른 측방향 단일모드 특성이 우수하고 planar 화에 유리하며 측방향의 유효 굴절률차를 ridge 구조에 추가로 성장된 InGaAsP층의 두께로 조절이 가능한 Buried RWG LD를제작하였다. 본 연구에서는 Buried RWG LD를 CBE장치로 InGaAs/InGaAsP multiple quantum well(MQW) 에피 웨이퍼를 성장하고, LPE로 재성장하여 B-RWG LD를 제작하였다. 또한 ridge 폭을 5 $\mu\textrm{m}$와 7 $\mu\textrm{m}$로 하여 B-RWG LD를 제작하고 특성을 비교하여 보았다. 제작된 7 $\mu\textrm{m}$ B-RWG LD에서 광출력이 20㎽에 이를 때까지 고차모드 발진에 의한 kink현상이 일어나지 않았으며, 포화 광출력이 80 ㎽ 이상임을 확인하였다. 제작된 B-RWG LD가 측방향 단일모드로 동작함을 확인하기 위해 FFP을 측정한 결과, ridge 폭이 5 $\mu\textrm{m}$일 때는 2.7I$_{th}$ , ridge 폭이 7 $\mu\textrm{m}$일 때는 2.4I$_{th}$ 까지 단일모드로 동작함을 확인할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.115-115
• /
• 2010

고휘도 고효율 백색 LED (lighting emitting diode)가 차세대 조명광원으로 급부상하고 있다. 백색 LED를 생산하기 위한 공정에서 MOCVD (유기금속화학증착)장비를 이용한 에피웨이퍼공정은 에피층과 기판의 격자상수 차이와 열팽창계수차이로 인하여 생성되는 에피결함의 문제로 기판과 GaN 박막층 사이에 완충작용을 해줄 수 있는 버퍼층 (Buffer layer)을 만든다. 그 위에 InGaN/GaN MQW (Multi Quantum Well)공정을 하여 고휘도 고효율 백색 LED를 구현 할 수 있다. 이 공정에서 기판의 온도가 불균일해지면 wafer 파장 균일도가 나빠지므로 백색 LED의 yield가 떨어진다. 균일한 기판 온도를 갖기 위한 조건으로 기판과 induction heater의 간격, 가스의 흐름, 기판의 회전, 유도가열코일의 디자인 등이 장비의 설계 요소이다. 본 연구에서는 유도가열방식의 유도가열히터를 이용하여 기판과 히터의 간격에 차이에 따른 기판 균일도 측정했고, 회전에 의한 기판의 온도분포와 자기장분포의 실험적 결과를 상용화 유체역학 코드인 CFD-ACE+의 모델링 결과와 비교 했다. 또한 가스의 inlet위치에 따른 기판의 온도 균일도를 측정하였다. 본 연구에서 사용된 가열원은 유도가열히터 (Viewtong, VT-180C2)를 사용했고, 가열된 흑연판 표면의 온도를 2차원적으로 평가하기 위하여 적외선 열화상 카메라 (Fluke, Ti-10)를 이용하여 온도를 측정했다. 와전류에 의한 흑연판의 가열 현상을 누출 전계의 분포로 확인하기 위하여 Tektronix사의 A6302 probe와 TM502A amplifier를 사용했다. 흑연판 위에 1 cm2 간격으로 211곳에서 유도 전류를 측정했다. 유도전류는 벡터양이므로 $E{\theta}$를 측정했으며, 이때의 측정 방향은 흑연판의 원주방향이다. 또한 자기장에 의한 유도전류의 분포를 확인하기 위하여 KANETEC사의 TM-501을 이용하여 흑연판 중심으로부터 10 mm 간격으로 자기장을 측정 했다. 저항 가열 히터를 통하여 대류에 의한 온도 균일도를 평가한 결과 gap이 3 mm일때, 평균 온도 $166.5^{\circ}C$에서 불균일도 6.5%를 얻었으며, 회전에 의한 온도 균일도 측정 결과는 2.5 RPM일 때 평균온도 $163^{\circ}C$에서 5.5%의 불균일도를 확인했다. 또한 CFD-ACE+를 이용한 모델링 결과 자기장의 분포는 중심이 높은 분포를 나타냄을 확인했고, 기판의 온도분포는 중심으로부터 55 mm되는 곳에서 300 W/m3로 가장 높은 분포를 나타냈다. 가스 inlet 위치를 흑연판 중심으로 수직, 수평 방향으로 흘려주었을 때의 불균일도는 각각 10.5%, 8.0%로 수평 방향으로 가스를 흘려주었을 때 2.5% 온도 균일도 향상을 확인했다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.81-81
• /
• 2009

반도체 산업의 중심 소재인 실리콘(Si)은 사용 목적과 환경에 따라 물성적 한계가 표출되기 시작했다. 그래서 각각의 목적에 맞는 재료의 개발이 필요하다는 것을 인식하게 되었다. SiC wafer는 큰 band gap energy와 고온 안정성, 캐리어의 높은 드리프트 속도 그리고 p-n 접합이 용이하다. 또한 소재 자체가 화학적으로 안정하고 $500\sim600^{\circ}C$에서 소자 제조 시 고온공정이 가능하며, 실리콘이나 GaAs에 비해 고출력을 낼 수 있는 재료이다. 반도체 소자로 이용하기 위한 wafer 가공 공정에 있어 물리적 힘에 의한 stress를 많이 받아 wafer가 휘는 현상이 생긴다. 반도체 소자의 기본이 되는 wafer가 휨 현상을 일으키면 wafer 위에 소자가 올라갈 경우 소자의 불균일성 때문에 반도체의 물성에 나쁜 영향을 미치게 된다. 그래서 반도체 소자의 기본이 되는 wafer의 휨 현상 개선이 중요하다. 본 연구에서는 산화로에서 Ar 분위기에서 압력 760torr, 온도 $1100^{\circ}C$ 부근에서의 조건으로 진행을 하여 wafer의 Flatness Tester(FT-900, NIDEK) 장비로 SORI, BOW, GBIR 값의 변화에 초점을 맞추었다. SiC 단결정을 sawing후 가공 전 wafer를 열처리하여 가공을 진행하는 것과 열처리 하지 않은 wafer의 SORI, BOW, GBIR 값 비교, 그리고 lapping, grinding, polishing 등의 가공 진행 중간 중간에 열처리를 하여 진행하는 것과 가공 진행 중간 중간에 열처리를 하지 않고 진행한 wafer의 SORI, BOW, GBIR 값의 비교를 통해 wafer의 휨 현상 개성에 관해 알아본다.

• 한국결정성장학회지
• /
• 제11권5호
• /
• pp.218-223
• /
• 2001

수평 Bridgman 방법으로 성장한 사파이어 인고트를 절단 연마한 후, 사파이어 결정기판의 표면을 우레탄 천 위에서 실리카 졸을 사용하여 폴리싱하였다. 표면의 결정성을 X-선 회절을 통하여 조사하였으며, 2중 결정회절에 의한 반치폭은 200~400 arcsec을 가지며, 결정 인고트의 절편화 또는 양면 연삭 연마에 따른 잔류응력에 의한 표면에서의 기계적인 스트레스에 의해 결정성이 손상되어진다. 화학-기계적인 폴리싱공정을 수행한 수에 표면처리로 $1,200^{\circ}C$로 4시간 열처리 및 산처리를 연속적으로 수행할 경우 결정성이 반치폭 8.3 arcsec까지 줄어들어 향상됨을 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.25.1-25.1
• /
• 2009

Pattern 웨이퍼 상의 오염입자 제거는 반도체 산업의 주된 과제 중 하나이다. Pattern의 선폭이 좁아짐에 따라 Pattern에 손상을 가하지 않고 오염입자를 제거 하는 것은 더욱 어려워지고 있다. 그뿐만 아니라 기존 습식세정 공정에서의 화학액에 의한 환경오염 및 박막의 손실도 문제가 되기 시작했다. 이러한 문제를 해결하기 위해 기존 세정공정에서 화학액의 농도를 낮추고 Megasonic 등을 이용하여 세정력을 보완하는 방법들이 연구되고 있다. 하지만 습식세정의 경우 강한 화학작용으로 인한 표면 손상 및 물 반점의 문제는 여전히 이슈가 되고 있다. 이러한 단점을 극복하기 위하여 건식 세정법이 제시되고 있으며 이 중 레이저 충격파는 레이저를 집속시켜 발생된 충격파를 이용하여 입자를 제거하기 때문에 국부적인 세정이 가능하며 세정력 조절이 가능하여 손상이 세정을 할 수 있다. 그러나 Pattern의 구조에 의해 전되는 세정력의 차이가 발생하고 Trench 내부의 오염입자제거 문제점이 발생할 수 있다. 시편은 Si STI Pattern을 100 nm PSL Particle (Red Fluorescence, Duke Scientific, USA) 을 50ppm 농도로 희석시킨 IPA에 dipping 하여 오염시킨 후 N2 Gas를 이용하여 건조하여 준비하였다. 그리고 레이저 충격파 세정 시스템은 최대 에너지 1.8 J까지 가능한 레이저를 발생하는 1,064 nm Nd:YAG 레이저를 이용하여 실험하였다. 레이져 충격파 실험은 충격파와 시편사이의 거리, gap distance와 에너지를 변환하여 세정효율을 관찰하였다. 세정효율은 세정 전후의 입자 감소량을 현광현미경 (LV-150, Nikon, Japan)를 이용하여 측정하였다. 그 결과, Trench 내부의 오염입자의 경우 Trench 밖의 오염입자에 비해 세정효율이 떨어지는 것으로 나타났으나 시편과 레이저 초점과의 거리가 가까워짐에 따라 Trench 내부의 오염입자에 대한 세정 효율을 증가시킬 수 있었다.