• 한국콘텐츠학회논문지
• /
• 제15권4호
• /
• pp.350-356
• /
• 2015

본 연구의 목적은 몬테칼로 모사방법을 이용하여 소동물 전용 양전자방출단층촬영 시스템의 모듈 내 섬광체 배열 수에 따른 특성평가를 하는 것이다. 이 연구에서 제안한 소 동물 전용 양전자방출단층촬영 시스템은 모듈 내 섬광체 수를 1 ~ 8개로 구성하였으며, 섬광체 크기는 $2.0{\times}2.0{\times}10.0mm^3$ 크기의 LSO섬광결정을 사용하였고 스캐너의 직경은 100 mm로 설계하였다. 몬테칼로 시뮬레이션 방법중에 하나인GATE 코드를 이용하여 선원은 511 keV 점선원을 이용하였으며 동시계수 측정된 좌표값을 이용하여 민감도 및 사이노그램을 획득하였다. 모듈 내 섬광체 수가 적을수록 모듈 별 틈새가 줄어들어 민감도가 향상되는 결과를 보였으며, 사이노그램 결과에서도 불완전한 데이터(missing data)가 발생하지 않는 것을 알 수 있었다. 이 연구 결과는 모듈 안 섬광체 수가 적을수록 민감도 향상 및 불완전한 데이터 획득이 줄어드는 것을 증명함으로써, 소동물 전용 양전자방출단층촬영 시스템의 성능 개선을 위한 새로운 접근법을 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.281-284
• /
• 2003

Multi-code CDMA is an appropriate scheme for transmitting high rate data. However, dynamic range of the signal is large, and power amplifier with good linearity is required. Code select CDMA (CS/CDMA) is a variation of multi-code CDMA scheme that ensures constant amplitude transmission. In CS/CDMA input data selects multiple orthogonal codes, and sum of these selected codes are MPSK modulated to convert multi-level symbol into different carrier phases. CS/CDMA system employs level clipping to limit the number of levels at the output symbol to avoid hish density of signal constellation. In our previous work we showed that by encoding input data of CS/CDMA amplitude of the output symbol can be made constant. With this coding scheme, level clipping is not necessary and the output signal can be BPSK modulated for transmission. In this paper we show that the constant amplitude coded(CA-) CS/CDMA transmitter can be implemented using only logic gates, and the hardware complexity is very low. In the proposed transmitter architecture there is no apparent redundant encoder block which plays a major role in the constant amplitude coded CS/CDMA.

• 한국정보처리학회논문지
• /
• 제2권6호
• /
• pp.857-865
• /
• 1995

본 논문에서는 한글 비트 맵 폰트와 프린터 데이타의 실시간 압축과 복원에 적합 한 니블 RLE(Run Length Encoding)코드를 제안한다. 제안한 코드를 명조체와 고딕체 완성형 한글 폰트와 프린터 출력 데이타에 적용하여 압축율이 좋음을 보인다. 그리고 압축과 복원을 분리하여 각각 하나의 ASIC(주문형 반도체)으로 설계하고 CAD상에서 시뮬레이션하여 동작을 확인한다. ASIC은 0.8 미크론 CMOS 게이트 어레이로 설계하여 약 2,400 게이트가 소요되었으며 25MHz 클럭으로 동작 하였다. 따라서 제안한 코드는 간단한 하드웨어로 최고 100M bit/sec로 압축 및 복원을 수행하여 실시간 응용에 적합 하다.

• 한국통신학회논문지
• /
• 제27권1A호
• /
• pp.66-72
• /
• 2002

본 논문에서 구현한 GenJTAG은 기판 수준의 테스팅을 위한 정보와 BIST(Built-In Self Test)에 대한 정보를 입력으로 받아 verilog-HDL 코드로 기술된 경계 주사 회로를 자동 생성해 주는 설계 자동화 툴이다. 대부분이 상용 툴들은 생성된 회로를 게이트 수준의 회로로 제공하기 때문에 사용자가 선택적으로 사용할 수 있는 BIST 관련 명령어를 회로에 추가하기가 어려운데 반해, 본 논문에서 구현한 툴은 사용자가 정의한 정보에 의해 BIST 관련 명령어를 지원할 수 있는 behavioral 코드의 경계 주사 회로를 생성하여 준다. 또한 behavioral 코드를 제공함으로써 사용자에 의한 수정을 용이하도록 하였다.

• 전자공학회논문지C
• /
• 제36C권6호
• /
• pp.37-43
• /
• 1999

고성능 VLSI 설계를 위한 pipeline 형태의 Reed-Solomon을 구현하였다. Shortened RS code의 경우에 있어서 기존의 parallel recursive cell 방식이나[1] 다중 클락 설계와 같은 접근과는 달리 작은 면적에서 단일 클락으로 동작할 수 있는 이중 수소(two-way addressing) 방식의 Euclid 계산을 제안하였다. 이러한 방식은 recursive cell을 병렬 처리하는 Euclid 계산 방식에 비해 면적이나 소비 전력에 있어 장점을 갖고 있음을 synthesis와 전력 모의실험을 통해 검증하였다. 본 설계는 면적상으로 parallerl recursive cell을 이용한 단일 클락euclid 회로가 약 5,000 gate임에 비하여 40% 정도 감소한 3,000 gate 정도에 구현할 수 있었다. 또한 전력 소비면으로는 기존의 recursive cell을 이용한 다중 클락 euclid 회로가 6mW 이상의 전력을 소비하는 반면에 본 설계는 3mW대의 전력 소비를 보여 현격한 차이를 보였다.

• Nuclear Engineering and Technology
• /
• 제50권5호
• /
• pp.780-787
• /
• 2018

This article presents a security module based on a field programmable gate array (FPGA) to mitigate man-in-the-middle cyber attacks. Nowadays, the FPGA is considered to be the state of the art in nuclear power plants I&C systems due to its flexibility, reconfigurability, and maintainability of the FPGA technology; it also provides acceptable solutions for embedded computing applications that require cybersecurity. The proposed FPGA-based security module is developed to mitigate information-gathering attacks, which can be made by gaining physical access to the network, e.g., a man-in-the-middle attack, using a cryptographic process to ensure data confidentiality and integrity and prevent injecting malware or malicious data into the critical digital assets of a nuclear power plant data communication system. A model-based system engineering approach is applied. System requirements analysis and enhanced function flow block diagrams are created and simulated using CORE9 to compare the performance of the current and developed systems. Hardware description language code for encryption and serial communication is developed using Vivado Design Suite 2017.2 as a programming tool to run the system synthesis and implementation for performance simulation and design verification. Simple windows are developed using Java for physical testing and communication between a personal computer and the FPGA.

• ETRI Journal
• /
• 제45권3호
• /
• pp.462-478
• /
• 2023

In quantum computing, the use of Pauli frames through software traces of classical computers improves computation efficiency. In previous studies, error correction and Pauli operation tracking have been performed simultaneously using integrated Pauli frames in the physical layer. In such a complex processing structure, the number of simultaneous operations processed in the physical layer exponentially increases as the distance of the surface code encoding logical qubit increases. This study proposes a Pauli frame management architecture partitioned into two layers for a lattice surgery-based surface code and describes its structure and operation rules. To evaluate the effectiveness of our method, we generated a random circuit according to the gate ratios constituting the commonly known quantum circuits and compared the generated circuit with the existing Pauli frame and our method. Simulations show a decrease of about 5% over traditional methods. In the case of experiments that only increase the code distance of the logical qubit, it can be seen that the effect of reducing the physical operation through the logical Pauli frame becomes more important.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1527-1536
• /
• 1993

일반 가전제품, 자동화장치등에 널리 채용된 원격조종기(리모콘)의 응용범위는 더욱 보편화되면서 기능이 다양해지고 있다. 본 논문에서는 다양한 기능에 대응할 수 있는 원격조종기의 새로운 송신회로를 제시하고 있다. 이 회로는 마이크로코드 방식을 채택하여 코드의 변환과 확장, 그리고 펄스폭을 프로그램할 수 있게 하였으며, 프로세싱 회로를 제거하여 소형차가 쉽도록 하였다. 이 회로는 FPGA(Field Programmable Gate Array)를 사용하여 구현하였고 성공적인 동작이 확인되었다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.999-1007
• /
• 2002

본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 정합필터를 구현하기 위한 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인 구조를 기반으로 하는데 환형버퍼, 곱셈기, 덧셈기, 코드참조표 등으로 구성되어 있다. 제안된 모델에 대해 성능을 분석하였고 일반적인 DSP (Digital Signal Processor)로 구현할 경우와 비교하였다. 제안된 모델을 FPGA (Field Programmable Gate Array)상에 구현하였고 타이밍 시뮬레이션 결과를 통해서 동작을 검증하였다.

• 대한환경공학회지
• /
• 제35권2호
• /
• pp.101-108
• /
• 2013

경인아라뱃길은 한강하류와 서해를 잇는 국내 첫 인공운하이다. 아라뱃길 내에는 한강갑문으로부터 유입되는 담수와 서해갑문으로부터 유입되는 해수가 혼합됨으로써 염분 분포 및 성층특성이 발달되면서 복잡한 수리동역학적 특성을 나타낼 수 있으며 그에 따라 수질 특성도 크게 영향을 받을 것으로 판단된다. 본 연구에서는 운하 내의 염분 및 수온을 고려하여 3차원적인 수리동역학적 특성을 예측할 수 있는 EFDC (Environmental Fluid Dynamics Code)모델과 이에 따른 수질현상을 고려할 수 있는 WASP (Water Quality Analysis and Simulation Program)모델을 연계하여 사용함으로써 갑문 운영에 따른 3차원 시공간적 수리 및 수질특성을 예측할 수 있는 시스템을 구축하였다. 해수가 유입되는 서해갑문 측의 수질은 대체적으로 양호한 것으로 나타났으나 한강갑문 방향으로 이동할수록 수질은 점점 악화되는 것을 확인할 수 있었다. 또한 봄철 및 가을철에 경인아라뱃길 주운수로 내에서는 DO가 2 mg/L 이하로 감소되는 등 빈 산소층이 형성되었으며, 체류시간 증가에 의한 BOD에 의한 DO소모가 가장 큰 원인으로 작용하는 것으로 추정된다. 따라서 운하 내의 빈산소 현상을 제어하기 위해서 자체적으로 BOD 농도를 개선하기 어려운 경우 수체의 체류시간을 단축시켜서 운영하는 방법을 선택하는 것이 바람직할 것으로 판단된다.