• 제목/요약/키워드: Feedforward Amplifier

검색결과 73건 처리시간 0.014초

위성 통신 채널의 비선형성 보상을 위한 CPSN (Complex Pi-sigma Network) 신경회로망 등화기 (CPSN (complex Pi-sigma network) equalizer for the compensation of nonlinearities in satellite communication channels)

  • 진근식;윤병문;신요안
    • 한국통신학회논문지
    • /
    • 제22권6호
    • /
    • pp.1231-1243
    • /
    • 1997
  • 디지털 위성 통신 채널은 중계 위성 내에서 사용되는 고출력 증폭기인 traveling wave tube의 비선형 포화 특성과 송신단/수신단 선형 필터들의 영향으로 메모리를 갖는 비선형 특성을 나타낸다. 본 논문에서는 여러 입력 변수들에 대한 효율적인 형태의 다항식을 사용하므로써 빠른 수려, 적은 계산량 등과 같은 장점을 갖는 고차(higher-order) 신경회로망인 pi-sigma network을 복소수 영역으로 확장한 complex pi-sigma network (CPSN)을 제안하고, 이를 이용하여 디지털 위성 통신 채널의 비선형을 보상하는 등화기를 설계하였다. 제안된 CPSN은 Volterra 급수로 모델링된 비선형 채널과 잡음에 의해 왜곡된 QPSK 복소 입력 심벌들에 대한 동화에 이용되었으며, 컴퓨터 모의실험 결과 우수한 등화 성능 및 기존의 Volterra 필터와 같은 고차 모델에 비교해 매우 빠른 수렴 특성 및 적은 계산량을 가짐을 확인하였다.

  • PDF

전력 증폭기의 복소 포락선 전달특성을 이용한 Postdistortion 방식의 선형화기의 설계 (Design of Postdistortion Linearizer using Complex Envelope Transfer Characteristics of Power Amplifier)

  • 한재희;이덕희;남상욱;남상욱;임종식
    • 한국전자파학회논문지
    • /
    • 제12권7호
    • /
    • pp.1086-1093
    • /
    • 2001
  • 본 논문에서는 n차 오차신호발생기(error signal generator)를 이용한 postdistortion 방식의 RF 전력증폭기의 선형화 기법을 제안하였다. n차 ESG(error signal generator)는 전력증폭기의 기저대역 등가 복소 전달함수를 바탕으로 오차신호를 발생시켜, 이를 전력증폭기의 출력 단에서 n차 이하의 비선형성만을 제거한다. 따라서, 출력 단의 n차 이상의 혼변조 왜곡(intermodulation distortion) 성분에 영향을 미치지 않으며, 개루프(open-loop) 형태이므로 시스템의 안정성을 보장할 수 있다. 또한, 전력증폭기의 입력 신호를 이용하여 오차신호를 발생시키므로 feedforward 방식에서와 같이 오차신호 발생에 따른 주신호 경로(main signal path)의 시간지연 회로가 불필요하다. 실험 결과로 7차 ESG를 이용한 postdistorter를 최대 출력이 5 W인 셀룰러 대역 A급 증폭기에 적용한 경우의 혼변조 왜곡 개선도와 3-carrier CDMA 신호를 이용한 측정 결과를 제시하여 본 방법의 타당성을 검증하였다.

  • PDF

1.5비트 비교기를 이용한 인버터 기반 3차 델타-시그마 변조기 (Design of a Inverter-Based 3rd Order ΔΣ Modulator Using 1.5bit Comparators)

  • 최정훈;성재현;윤광섭
    • 전자공학회논문지
    • /
    • 제53권7호
    • /
    • pp.39-46
    • /
    • 2016
  • 본 논문에서는 음성 신호의 디지털 데이타 변환을 위한 인버터와 1.5비트 비교기를 이용한 CMOS 3차 델타-시그마 변조기를 설계하였다. 제안하는 3차 델타-시그마 변환기는 연산증폭기 대신에 1.5비트 비교기를 이용한 멀티비트 구조로 낮은 OSR에서 단일비트 4차 델타-시그마 변조기 대비 높은 신호대 잡음비를 확보하고 인버터 기반 적분기를 사용하여 소모 전력을 최소화 시키며 인버터 기반 적분기 회로를 아날로그 덧셈기로 이용함으로써 전력소모를 감소시키고 회로구조를 단순화 시켰다. 제안한 델타-시그마 변조기는 0.18um CMOS 표준 공정을 통해 제작되었으며, 전체 칩면적은 $0.36mm^2$으로 설계되었다. 제작된 칩의 측정 결과 아날로그 회로는 공급전압 0.8V에서 $28.8{\mu}W$, 디지털 회로는 공급전압 1.8V에서 $66.6{\mu}W$로 총 $95.4{\mu}W$의 전력소모가 측정되었다. 델타-시그마 변조기의 동작주파수 2.56MHz, OSR 64배의 조건에서 2.5kHz의 입력 정현파 신호를 인가하였을 때 SNDR은 80.7 dB, 유효비트수는 13.1 비트, 동적범위는 86.1 dB로 측정되었다. 측정결과로부터 FOM(Walden)은 269 fJ/step, FOM(Schreier)는 169.3 dB로 계산되었다.