• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.39-47
• /
• 1998

본 논문에서는 오버샘플링 A/D변환기의 핵심 회로인 Σ-△변환기를 0.6㎛ CMOS공정을 이용하여 설계하였다. 설계과정은 우선 모델을 개발하여 S-영역에서 적절한 전달함수를 구한 후, 이를 시간 영역의 함수로 변환하여 연산 증폭기의 DC 전압이득, 슬루율과 같은 비 이상적인 요소들을 인가하여 검증하였다. 제안된 시그마-델타 변환기(Sigma-delta modulator, Σ-△변환기)는 음성 신호 대역에 대하여 64배 오버샘플링하며, 다이나믹 영역은 110 dB이상, 최대 S/N비는 102.6 dB로 설계하였다. 기존의 4차 Σ-△ 변환기는 잡음에 대한 전송영점의 위치를 3,4차 적분기단에 인가하는데 반하여 제안된 방식은 잡음에 대한 전송영점을 1,2차 적분기단에 인가함으로써 전체적인 커패시터의 크기가 감소하여 회로의 실질적인 면적이 감소하며, 성능이 개선되고, 소모 전력이 감소하였다. 또한 단위시간에 대한 출력값의 변화량이 3차 적분기의 경우에 비하여 작으므로 동작이 안정적이고, 1차 적분기의 적분 커패시터의 크기가 크므로 구현이 용이하며, 잡음에 대한 억제효과를 이용하여 3차 적분기단의 크기를 감소시켰다. 본 논문에서는 모델 상에서 전체적인 전달함수를 얻고, 신호의 차단주파수를 결정하며, 각 적분기의 출력신호를 최대화하여 적분기 출력신호의 크기를 증가시키고, 최대의 성능을 가지는 잡음에 대한 전송영점을 결정하는 기법을 제안한다. 설계된 회로의 실질적인 면적은 5.25 ㎟이고, 소모전력은 5 V 단일전원에 대하여 10 mW이다.

• 한국HCI학회논문지
• /
• 제1권1호
• /
• pp.21-28
• /
• 2006

상용화된 웨어러블 컴퓨팅용 문자입력장치 중 팔목에착용하는 키보드가 많은데 대부분 소형화를 위해 키 수를 줄이는 방식을 택하고 있다. 하지만 충분한 착용성 확보를 위해 키보드의 키 수를 대폭 줄일 경우 보통 문자당 키입력수(KSPC)가 증가하기 때문에 입력효율이 저하되고 학습을 위해 부가적인 노력이 요구되는 등 우수한 웨어러블 키보드를 개발하는데 있어 착용성과 사용성이 상충하는 문제상황에 직면하게 된다. 본 연구는 이런 문제를 해결하기 위해 키 간격을 줄여 극적으로 키보드를 소형화할 수 있는 방법을 탐색하였다. 일련의 실험을 통해 키 간격 7mm인 키보드의 경우 물리적 폼팩터차원에서 착용성과 사회적 수용성이 충분히 긍정적이고 문자입력속도가 3세션 평균 15.0WPM 정도의 가능성 있는 결과를 도출했다. 하지만 수동적인 촉각 피드백과 입력에 대한 충분한 시각적 피드백의 부재가 문자입력수행도를 저하시킨다는 실험참가자들의 지적에 따라 원키 키보드라는 개념을 제안하였다. 전통적인 키보드의 경우 하나의 키에 하나의 문자가 할당한다. 반면 원키 키보드의 경우는 $70mm{\times}35mm$ 사이즈의 단일 키 위에 10*5배열의 QWERTY 키보드 문자배열을 모두 표시하였다. 따라서 일반적인 키보드와는 달리 키 판에서 어떤 문자를 입력했는지 키 입력 순간 손가락의 위치를 센싱하여 해당 문자를 계산하도록 하였다. 원키 키보드에 대한 입력효율 평가를 통해 5세션 평균 18.9WPM의 입력속도와 6.7%에러율을 기록했으면 최고 24.5WPM을 기록했다. 실험결과를 통해 본 연구에서 제안한 원키 키보드는 웨어러블 컴퓨팅 환경에서 착용성, 사회적 수용성, 입력효율성, 학습용이성 등의 상충적 요소에 대한 적절한 절충점을 제시하는 가능성 있는 문자입력장치로 평가되었다.

• 한국통신학회논문지
• /
• 제35권6B호
• /
• pp.954-961
• /
• 2010

스트림 암호는 블록 암호보다 안전성은 떨어지지만 수행 속도가 빠른 것이 큰 장점이었다. 그러나 최근까지 블록 암호의 수행 속도를 개선한 알고리즘 개발로 지금은 AES의 경우 스트림 암호와 수행 속도 차가 거의 없게 되어, 안전하면서 빠른 스트림 암호 개발이 절실히 요구된다. 본 논문에서는 ASR(Arithmetic Shift Register)과 간단한 논리연산으로 구성된 32비트 출력의 고속 스트림 암호 AA32를 제안한다. 제안한 알고리즘은 소프트웨어 구현이 쉽게 디자인된 스트림 암호 알고리즘으로 128비트 키를 지원하고 있으며, 워드와 바이트 단위로 연산을 수행한다. AA32의 전체 구성은 선형 궤환 순서기(Linear Feedback Sequencer)로 ASR 151비트를 적용하였고, 축소함수는 비선형(Non-Linear) 연산을 위한 S-박스를 사용하지 않고 간단한 논리연산을 사용한 크게 두 부분으로 구성되어 있는 매우 간결한 구조의 스트림 암호이다. 제안한 스트림 암호 AA32는 SSC2, Salsa20 보다 수행 속도 테스트결과 빠른 결과를 보여주고 있으며, 안전성 또한 현대 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다. 제안한 암호 알고리즘은 휴대폰과 같은 무선 인터넷 환경과 DRM(Digital Right Management) 등과 같은 실시간 처리가 필요한 분야와 제한된 환경인 무선 센서 네트워크(Wireless Sensor Network)에 사용 가능한 고속 스트림 암호 알고리즘이다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.430-439
• /
• 2004

OFDM 방식의 DVB-T 수신기에서 다수 반송파의 변ㆍ복조를 수행하는 8192점/2048점 FFT/IFFT 프로세서 (CFFT8k2k)를 설계하였다. 8192점 FFT와 같이 변환 크기가 큰 경우에는 매우 큰 용량의 메모리가 필요하므로, 메모리 효율적인 설계가 중요하다. 본 논문에서는 R4SDC (Radix-4 Single-path Delay Commutator)와 R4SDF (Radix-4 Single-path Delay Feedback)를 혼합한 Hybrid 구조를 적용함으로써 R4SDC 단일 구조에 비해 약 20%의 메모리를 줄였으며, 2단계 수렴 블록 부동점 스케일링 기법을 적용함으로써 기존의 CBFP 방식에비해 약 24%의 메모리를 감소시켰다. 이와 같은 메모리 효율적인 설계를 통해, 기존 방식의 약 57%의 메모리만으로 구현되었으며, 칩 면적과 전력소모가 크게 감소되었다. CFFT8k2k 코어는 Verilog-HDL로 설계되었으며, 102,000여 개의 게이트, 292k 비트의 RAM, 그리고 39k 비트의 ROM으로 구현되었다. $0.25-{\um}m$ CMOS라이브러리로 합성된 게이트 레벨 netlst와 SDF를 이용한 타이밍 시뮬레이션 결과, 2.5-V 전원전압에서 50-MHz로 안전하게 동작함을 확인하였으며, 8192점 FFT/IFFT 연산에 164-${\mu}\textrm{s}$가 소요되어 DVB-T 사양을 만족하는 것으로 평가되었다. 설계된 CFFT8k2k 코어는 FPGA로 구현하여 정상 동작함을 확인하였으며, 8192점 FFT의 평균 SQNR은 약 60-㏈로 분석되었다.

• 한국재료학회지
• /
• 제9권12호
• /
• pp.1245-1251
• /
• 1999

상변화형 광디스크는 직접 반복기록에 의한 고속기록, 고밀도화가 가능하고 높은 전송속도, 재생신호의 C/N (carrier to noise) 비가 좋은 장점을 가지고 있으나 반복되는 열에너지에 의한 디스크의 변형과 소거도의 저하, 기록 반복성의 저하가 문제가 된다. 이러한 반복성의 저하를 개선하기 위해 적절한 디스크의 구조와 기록막의 상하부에 유전체 보호막인 ZnS-$SiO_2$ 박막층을 삽입하였다. 박막 제조시 많은 실험변수의 제어를 위해 다꾸찌 방법을 통하여 타겟 R.F. Power 200W, 기판 R.F. Power 20W, 아르곤 압력 4mTorr, 전극거리 6cm의 최적조건을 얻을수 있었다. TEM과 XRD분석 결과, 전극거리가 가까워질수록 높은 증착속도로 인하여 미세한 조직구조를 가지고 있으며, 일정거리 이상 가까워지면 막의 morphology에 나쁜 영향을 끼침을 알 수 있었다. 이러한 막의 morphology의 영향으로 투과율이 감소하는 것을 확인할 수 있었다. AFM과 SEM분석에서는 전극거리가 가까워질수록 높은 증착속도로 인하여 morphology에 나쁜 영향을 끼치고 있음을 확인할 수 있었다. 최적조건에서 증착한 박막은 우수한 morphology를 가진 초미세구조의 치밀하고 결함이 없는 박막이었다. 이 박막은 상변화형 광디스크에서 열적 변형을 억제하고, 열전도를 감소시켜 우수한 유전체 보호피막의 역할을 할 수 있다. 그리고, 전극거리가 ZnS결정립의 크기와 증착속도, morphology에 미치는 영향에 대해 고찰하였다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.541-546
• /
• 2010

LTCC(low temperature co-fired ceramic) 공정의 다층기판을 이용하여 push-push 유전체 공진 발전기를 설계 및 제작하였다. 중심주파수 8GHz를 갖는 직렬 궤환형의 단일 유전체 공진 발진기를 설계하고 이를 이용하여 중심주파수 16GHz인 push-push 유전체 공진 발진기를 설계하였다. 발전기의 회로 크기에 큰 영향을 미치는 바이어스 회로를 LTCC 다층구조의 중간층에 배치함으로써 일반적인 단층기판을 이용한 경우에 비해 발진기 회로의 크기를 크게 줄 일 수 있었다. 제작된 push-push 유전체 공진 발진기의 측정결과 기본 주파수 및 3차 고조파 억압특성은 각각 15dBc 및 25dBc 이상의 특성을 나타내었으며 발진기의 위상잡음 특성은 -102dBc/Hz@100KHz 및 -128dBc/Hz@1MHz의 특성을 각각 나타내었다.

• 한국통신학회논문지
• /
• 제38A권5호
• /
• pp.401-408
• /
• 2013

LTE 및 LTE-A 시스템에서 8-PSK 성운을 알파벳으로 가지는 이중계층 차분 코드북을 제안한다. 인접하는 무선 채널의 시간 상관으로 선부호화 행렬은 천천히 변화하므로, 무선 채널 공간의 전체를 양자화 하지 않고, 시간 상관에 따른 채널 공간의 일부분의 차분 성분만을 양자화하여 피드백을 한다면, 기존과 동일한 크기의 코드북으로도 가상적으로는 코드북이 매우 커지는 효과를 얻을 수 있어 채널 용량이 증가한다. 특히 제안하는 코드북은 LTE release-8의 코드북 설계조건인 8-PSK 성운을 사용하는 동 이득 특성 및 이중 계층 코드북이 단일 계층 코드북을 포함하는 특성을 가지는 새로운 차분 코드북이다. 코드북 내 코드워드들의 인자들이 8-PSK 성운만을 사용하므로, 선부호화 및 복호 시에 계산량이 낮아지는 LTE 코드북의 장점을 그대로 유지할 수 있다. 또한 동 이득 성질은 상대적으로 저렴한 비선형 증폭기를 사용할 수 있는 장점이 있어 가격의 제한을 받는 단말기 설계에는 필수적인 요소이다. 컴퓨터 시뮬레이션을 통한 이중계층 선부호화 기법의 성능 분석에서, 동일한 피드백 비트 수를 갖는 같은 크기의 코드북에서 제안하는 차분 코드북은 정상상태에서 기존 LTE 코드북보다 최소 1.2dB 성능 향상을 보인다.

• 한국산학기술학회논문지
• /
• 제14권7호
• /
• pp.3127-3134
• /
• 2013

본 연구는 DME 연료를 사용할 수 있도록 변경된 엔진의 제어 알고리즘, 로직구성 및 차량상태에서 검증결과를 나타낸 것으로써, 제어구조 및 자동코드 생성기법에 의한 제어로직 설계과정과 제어 맵을 소개하고 최종적으로 제어의 신뢰성 및 성능을 검증한 것이다. 제어구조는 운전자 요구를 엔진발생토크로 구현하기위한 분사제어부와 배기가스 및 동력특성을 만족시키기 위한 공기제어 시스템부로 크게 구성되며, 제어로직은 제어응답성을 향상시키기 위하여 각 제어 기능별로 앞먹임 및 뒤먹임 제어부로 설계되었고, 앞먹임 제어부의 제어 맵은 엔진모델을 이용하여 생성한 뒤, 이를 엔진 및 차량 시험과정에서 보정하였다. 개발된 제어기를 장착하여 차량 시험모드를 완주하였으며, EGR, VGT 및 분사시기 보정에 의하여 배출가스 저감효과를 확인하였다.

• 정보보호학회논문지
• /
• 제24권1호
• /
• pp.51-58
• /
• 2014

스트림 암호 방식에서 사용되는 난수 발생기는 선형 궤환 쉬프트 레지스터(Linear feedback shift register, LFSR) 구조를 주로 사용한다. Leap-ahead LFSR 구조는 기존 다중 LFSR 구조와 같이 한 사이클에 다중 비트의 난수를 발생시킨다. 단지 하나의 LFSR로 구성되기 때문에 하드웨어적으로 간단하다는 장점을 갖지만, 때때로 생성되는 난수열의 최대 주기가 급격히 감소한다. 본 논문은 이러한 문제를 해결하기 위해 세그멘티드 Leap-ahead LFSR 구조를 제안한다. 수학적인 분석을 이용하여 제안된 구조를 검증하였다. 또한 제안된 구조를 Xilinx Vertex5 FPGA를 이용하여 회로 합성후 동작 속도와 회로 크기를 기존 구조와 비교하였다. 제안된 구조는 기존 Leap-ahead LFSR 구조에 비해 최대 2.5배까지 최대 주기를 향상시킨다.

• 한국지능시스템학회논문지
• /
• 제25권4호
• /
• pp.369-376
• /
• 2015

정수장 유입수에 포함된 다양한 유기물을 제거하기 위하여 약품을 주입하고 있으나 적정 주입률 결정은 4~7시간 후에나 탁도를 통하여 확인 가능함에 따라 실시간 피드백 제어가 불가하다. 또한 실험실에서 실시하는 Jar-Test 및 운영자의 경험에 따른 수동운전은 유기물 특성 및 수질 변화로 인하여 실험 및 휴먼에러가 발생할 수 있다. 특히 야간/주말 등에는 실험을 실시할 수 없어 운영자 판단에 의한 간헐적 변경만이 이루어지고 있다. 따라서 지능제어 알고리즘을 이용한 적정 약품 주입률을 학습하여 실시간 약품 주입과 주입량 감소로 원가절감을 달성코자 하였다.