• 제목/요약/키워드: Fast Locking

검색결과 63건 처리시간 0.029초

Locking Compression Plate를 이용한 전위성 쇄골 간부 골절의 수술적 치료 (Operative Treatment of Fractures of the Midshaft Clavicle using Locking Compression Plate)

  • 정남식;홍기도;하성식;박성준;강정호;심재천
    • 대한정형외과스포츠의학회지
    • /
    • 제5권1호
    • /
    • pp.63-68
    • /
    • 2006
  • 목적: 전위성 쇄골 간부 골절의 치료로 관혈적 정복술 후 LCP를 사용하여 내고정을 시행한 환자를 대상으로 방사선학적, 임상적 결과를 분석하여 전위성 쇄골 간부 골절의 치료에 있어서 LCP의 유용성을 알아보고자 하였다. 대상 및 방법: 2003년 5월부터 2004년 11월까지 본원에서 쇄골 간부 골절에 대해 LCP를 이용한 관혈적 정복, 금속내 고정술을 시행하고 6개월 이상 추시가 가능하였던 26례를 대상으로 하였다. 수술 후 최종 평가는 방사선 결과와 fang s criteria를 이용한 임상적 결과로 분석하였다. 결과: 수술 후 평균 9.3주에 모든 예에서 지연유합 없이 골유합 되었으며 임상적으로 Kangs criteria에 따라 구분한 결과, 우수 이 상이 22례로 나타났다. 특히, 견관절 운동은 상완골 골절이 동반된 두 경우를 제외한 24례에서 2.9주내에 정상 범위로 빠른 회복을 보였다. 합병증으로는 견관절 운동 장애 2례, 수술 절개 부위의 켈로이드 형성 1례였으며 그 이외에 다른 주요 합병증은 없었다. 결론: 전위성 쇄골 간부 골절에서 LCP를 이용한 관혈적 정복 및 금속내 고정술은 기존의 금속판에 비해 수술 후 합병증을 줄이고 효과적인 골유합과 조기 견관절 운동에 도움을 줄 수 있는 좋은 치료 방법 중 하나라고 사료된다.

  • PDF

IoT 어플리케이션을 위한 분수분주형 디지털 위상고정루프 설계 (Design of Fractional-N Digital PLL for IoT Application)

  • 김신웅
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.800-804
    • /
    • 2019
  • 본 논문은 2.4 GHz 대역의 IoT용 주파수합성기를 위한 이중-루프 구성의 서브-샘플링 디지털 PLL을 소개한다. PLL은 초기에 주파수 분주기를 사용하는 coarse locking을 수행하며, 이 후 최종적으로는 주파수 분주기를 사용하지 않는 서브-샘플링 방식의 fine locking loop로 스위칭하게 된다. DTC를 사용하여 양자화 에러 제거를 수행하며 이를 통해 특정 타이밍 범위를 갖는 고해상도 TDC를 사용함으로써 낮은 인-밴드 위상잡음 특성을 가질 수 있다. 본 논문에서는 또한 coarse loop와 fine loop간의 위상 오프셋을 제거하기 위한 보정 회로를 제안하였다. Coarse locking이 진행되는 동안 fine loop의 위상 에러를 예측하고, 이를 다시 coarse loop에 보상함으로써 빠른 락킹 타임과 안정적인 동작을 확보하였다. 회로는 SystemVerilog 및 Verilog 언어로 모델링 및 Register-Transfer Level (RTL) 수준으로 설계 되었으며 시뮬레이션을 통해 충분히 그 동작이 검증되었다.

가변 클록 발생을 위한 DLL 주파수 합성기 (A DLL-Based Frequency Synthesizer for Generation of Various Clocks)

  • 이지현;송윤귀;최영식;최혁환;류지구
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1153-1157
    • /
    • 2004
  • 본 논문에서는 DLL(delay locked loop)에서의 프로그램 가능한 새로운 주파수 합성기를 제안하고자 한다. 일반적으로 주파수를 합성하기 위해서 PLL(phase locked loop)이 많이 이용되어 왔으며, locking 시간이 빠른 DLL 역시 주파수 합성에 이용되고 있다. 하지만 DLL의 경우 주파수를 합성하기 위해서는 따로 주파수를 체배하는 블록이 필요하다. 기존의 DLL에서 사용된 주파수 체배기는 주파수를 체배하는 배수가 한번 정해지면 바꿀 수 없다는 단점이 있다. 그러나 본 논문에서 제안하는 체배기는 입력주파수에 대해서 6배에서 10배까지 선형적으로 주파수를 체배할 수 있다. 제안된 DLL의 동작 주파수 범위는 600MHz에서 1GHz까지 이다. $0.35-\mu\textrm{m}$ CMOS 공정을 이용해 HSPICE simulation 하여 동작을 검증하였다.

FINITE ELEMENT METHOD - AN EFFECTIVE TOOL FOR ANALYSIS OF SHELL

  • Park, Chang-Koon;Lee, Tae-Yeol
    • 한국전산구조공학회:학술대회논문집
    • /
    • 한국전산구조공학회 2003년도 가을 학술발표회 논문집
    • /
    • pp.3-17
    • /
    • 2003
  • This paper deals with the problems and their possible solutions in the development of finite element for analysis of shell. Based on these solution schemes, a series of flat shell elements are established which show no signs of membrane locking and other defects even though the coarse meshes are used. In the element formulation, non-conforming displacement modes are extensively used for improvement of element behaviors. A number of numerical tests are performed to prove the validity of the solutions to the problems involved in establishing a series of high performance flat shell elements. The test results reveal among others that the high accuracy and fast convergence characteristics of the elements are obtainable by the use of various non-conforming modes and that the ‘Direct Modification Method’ is a very useful tool for non-conforming elements to pass the patch tests. Furthermore, hierarchical and higher order non-conforming modes are proved to be very efficient not only to make an element insensitive to the mesh distortion but also to remove the membrane locking. Some numerical examples are solved to demonstrate the validity and applicability of the presented elements to practical engineering shell problems.

  • PDF

Design of HUST-PTF beamline control system for fast energy changing

  • Li, Peilun;Li, Dong;Qin, Bin;Zhou, Chong;Han, Wenjie;Liao, Yicheng;Chen, Aote
    • Nuclear Engineering and Technology
    • /
    • 제54권8호
    • /
    • pp.2852-2858
    • /
    • 2022
  • A proton therapy facility is under development at Huazhong University of Science and Technology (HUST). To meet the need for fast energy changes during treatments, a beamline control system (BCS) has been designed and implemented. The BCS coordinates and controls various beamline devices by adopting a distributed architecture divided into three layers: the client, server, and device layers. Among these, the design of the server layer is the key to realize fast energy changes. The server layer adopts the submodule programming paradigm and optimizes the data interface among modules, allowing the main workflow to be separated from the device workflow and data. Furthermore, this layer uses asynchronous, multithreaded, and thread-locking methods to improve the system's ability to operation efficiently and securely. Notably, to evaluate the changing energy status over time, a dynamic node update method is adopted, which can dynamically adjust the update frequency of variable nodes. This method not only meets the demand for fast updates on energy changes but also reduces the server's communication load in the steady state. This method is tested on a virtual platform, and the results are as expected.

A 1.248 Gb/s - 2.918 Gb/s Low-Power Receiver for MIPI-DigRF M-PHY with a Fast Settling Fully Digital Frequency Detection Loop in 0.11 ㎛ CMOS

  • Kim, Sang-Yun;Lee, Juri;Park, Hyung-Gu;Pu, Young Gun;Lee, Jae Yong;Lee, Kang-Yoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권4호
    • /
    • pp.506-517
    • /
    • 2015
  • This paper presents a 1.248 Gb/s - 2.918 Gb/s low-power receiver MIPI-DigRF M-PHY with a fully digital frequency detection loop. MIPI-DigRF M-PHY should be operated in a very short training time which is $0.01{\mu}s$ the for HS-G2B mode. Because of this short SYNC pattern, clock and data recovery (CDR) should have extremely fast locking time. Thus, the quarter rate CDR with a fully digital frequency detection loop is proposed to implement a fast phase tracking loop. Also, a low power CDR architecture, deserializer and voltage controlled oscillator (VCO) are proposed to meet the low power requirement of MIPI-DigRF M-PHY. This chip is fabricated using a $0.11{\mu}m$ CMOS process, and the die area is $600{\mu}m{\times}250{\mu}m$. The power consumption of the receiver is 16 mW from the supply voltage of 1.1 V. The measured lock time of the CDR is less than 20 ns. The measured rms and peak jitter are $35.24ps_{p-p}$ and $4.25ps_{rms}$ respectively for HS-G2 mode.

Analytical p-version finite elements and application in analyses of structural collision protection

  • Zhu, B.;Chen, Y.M.;Leung, A.Y.T.
    • Structural Engineering and Mechanics
    • /
    • 제23권5호
    • /
    • pp.487-504
    • /
    • 2006
  • Several new versatile two-dimensional p-version finite elements are developed. The element matrices are integrated analytically to guarantee the accuracy and monotonic convergence of the predicted solutions of the proposed p-version elements. The analysis results show that the convergence rate of the present elements is very fast with respect to the number of additional Fourier or polynomial terms in shape functions, and their solutions are much more accurate than those of the linear finite elements for the same number of degrees of freedom. Additionally, the new p-version plate elements without the reduced integration can overcome the shear locking problem over the conventional h-version elements. Using the proposed p-version elements with fast convergent characteristic, the elasto-plastic impact of the structure attached with the absorber is simulated. Good agreement between the simulated and experimental results verifies the present p-version finite elements for the analyses of structural dynamic responses and the structural elasto-plastic impact. Further, using the elasto-plastic impact model and the p-version finite element method, the absorber of the T structure on the Qiantang River is designed for its collision protection.

A four-node degenerated shell element with drilling degrees of freedom

  • Kim, Ji-Hun;Lee, Byung-Chai
    • Structural Engineering and Mechanics
    • /
    • 제6권8호
    • /
    • pp.921-937
    • /
    • 1998
  • A new four-node degenerated shell element with drilling degrees of freedom (DOF) is proposed. Allman-type displacement approximation is incorporated into the formulation of degenerated shell elements. The approximation improves in-plane performance and eliminates singularities of system matrices resulted from DOF deficiency. Transverse shear locking is circumvented by introducing assumed covariant shear strains. Two kinds of penalty energy are considered in the formulation for the purpose of suppressing spurious modes and representing true drilling rotations. The proposed element can be applied to almost all kinds of shell problems including composite laminated shell structures and folded shell structures. Numerical examples show that the element is of good accuracy and of reasonably fast convergence rate.

Phase-Lock 기법을 이용한 Battery 충전기 설계 (A Design of Battery Charger using Phase-Lock technique)

  • 송의호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1997년도 추계학술대회 논문집 학회본부
    • /
    • pp.456-458
    • /
    • 1997
  • The phase-lock technique is applied to a three-phase semi-bridge type battery charger system. Using an inner fast dynamic loop, the phase-locked voltage control (PLVC) technique of three-phase semi-bridge converter is proposed to give a frequency synchronism and to reduce the subharmonics due to the unbalance of transformer or power line. To protect the power devices, the two stage soft-start, function with softly locking the phase and softly increasing the current is presented. As limiting the reference voltage of the inner voltage control loop, muti-lock phenomena are removed on the PLVC loop. A current limit function is also proposed to limit the current of battery and converter. The proposed controller is confirmed through experiment results.

  • PDF

D플립플롭을 사용한 작은 크기의 위상고정루프 (Small size PLL with D Flip-Flop)

  • 고기영;최혁환;최영식
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 춘계학술대회
    • /
    • pp.697-699
    • /
    • 2017
  • 본 논문에서는 D 플립플롭과 보조 전하펌프를 사용하여 작은 크기의 위상고정루프를 제안하였다. 단일 커패시터를 사용하여 크기가 작기 때문에 위상고정루프의 집적화가 가능하다. 제안된 위상고정루프는 HSPICE로 시뮬레이션 하였으며, 1.8V $0.18{\mu}m$ CMOS 공정을 사용하였다.

  • PDF