• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2001년도 종합학술발표회논문집
• /
• pp.403-406
• /
• 2001

본 논문에서는 차세대 표준 알고리즘(AES: Advanced Encryption Standard)인 Rijndael 알고리즘의 고속화를 FPGA로 구현하였다. Rijndael 알고리즘은 미국 상무부 기술 표준국(NIST)에 의해 2000년 10월에 차세대 표준으로 선정된 블록 암호 알고리즘이다. FPGA(Field Programmable Gate Array)는 아키텍쳐의 유연성이 가장 큰 장점이며, 근래에는 성능면에서도 ASIC에 비견될 정도로 향상되었다. 본 논문에서는 128비트 키 길이와 블록 길이를 가지는 암호화(Encryption)블럭을 Xilinx VirtexE XCV812E-8-BG560 FPGA에 구현하였으며 약 15Gbits/sec의 성능(throughput)을 가진다. 이는 현재까지 발표된 FPGA Rijndael 알고리즘의 구현 사례 중 가장 빠른 방법 중의 하나이다.

• 한국차세대컴퓨팅학회논문지
• /
• 제15권2호
• /
• pp.7-16
• /
• 2019

신경 회로망을 구현하기 위해 다양한 시도들이 이루어지고 있으며, 하드웨어적인 개선을 위해 전용 칩 개발이 이루어지고 있다. 이러한 신경 회로망을 웨어러블 디바이스에 적용하기 위해서는 소형화와 저전력 동작이 필수적이다. 이러한 관점에서 적합한 구현 방법은 FPGA (field programmable gate array)를 사용한 디지털 회로 설계이다. 이 시스템을 구현하기 위해서는 성능 향상을 위해 신경 회로망의 많은 부분을 차지하는 학습 알고리즘을 FPGA 내에 구현하여야 한다. 본 논문에서는 FPGA를 이용하여 다양한 학습 알고리즘 중 역전파 알고리즘을 구현하였으며, 구현 된 신경 회로망은 OR 게이트 연산을 통해 검증되었다. 또한 이러한 신경 회로망을 활용하여 다양한 사용자의 생체 신호 측정 결과를 분석할 수 있음을 확인하였다.

• 한국지능시스템학회논문지
• /
• 제9권6호
• /
• pp.634-643
• /
• 1999

본 논문은 재구성 가능한 FPGA 시스템 상에 퍼지 제어기의 구현 방안을 다룬다. 제안한 구현 방안은 퍼지 제어기를 시간적으로 독립적인 여러모듈로 분할 하여 이들을 미리 독립적으로구현하여 둔다음 각 시점에서 원하는 모듈을 불러 사용하는 실행 시점(run-time)재구성 방법으로 하나의 FPGA가 갖는 셀 직접도의 제약으로 인해 하나의 FPGA 칩상에 전체 퍼지 제어기를 구현하기가 불가능한 경우에 효과적으로 이용될수 있다. 이를 위해 퍼지 제어기의 각 모듈은 VHDL언어로 기술되어 FPGA 컴파일러에 의해 합성된후 Xilinx사의 Xact 장비에 의해 최적화 및 배치 배선이 수행되어 FPGA상에 eidnsfhem 가능한 하드웨어 객체(hardware object)상태로만들어진다. 이후 퍼지 제어기를 구현하기 위해서는 각시점에 원하는 무듈의 하드웨어 객체를 불러 FPGA를 재구성한다, 트럭 후진 주차제어용 퍼지 제어기를 제안한 실행 시간 재구성법에 의해 직접 구현하여 제어 동작 상태를 테스트해 봄으로서 제안한 퍼지 제어기 구현 방법의 타당성을 확인하였다.

• 한국정보통신학회논문지
• /
• 제13권9호
• /
• pp.1851-1857
• /
• 2009

본 논문은 소모 전력 계산을 위해 회로를 구현하고자 FPGA 기술 매핑을 위한 소모 전력을 고려한 재사용 모듈 생성 알고리즘을 제안한다. 제안한 알고리즘은 FPGA 기술 매핑을 위해 사용되는 재사용 모듈에 대해 소모 전력을 고려하여 RT 라이브러리를 생성하는 알고리즘이다. 소모 전력 계산을 위해 회로를 구현하고자 하는 FPGA를 선정한다. 선정된 FPGA를 구성하고 있는 LUT의 조건을 고려하여 전체 소모 전력이 최소가 되도록 기술 매핑을 수행한다. 이러한 정보를 이용하여 할당된 결과의 모듈들 중에서 주어진 소모 전력에 맞는 모듈을 선정하여 회로를 구현한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.934-936
• /
• 2004

본 논문의 목적은 AES(Advanced Encryption Standard)로 선정된 Rijndael 암호 및 복호 알고리즘을 하드웨어로 설계하고 이를 저비용의 FPGA로 구현하는 것이다. 설계된 AES 암호프로세서는 20만 게이트 급 이하의 FPGA로 구현한다는 비용의 제약 조건 하에서 대용량의 데이터를 암호화, 복호화 하기에 적합한 성능을 가지도록 하였다. 또한 구현 단계에서는 설계한 AES 암호프로세서와 UART 모듈을 동일 FPGA상에서 통합하여 실용성 및 면적 효율성을 보였다. 구현된 Rijndael 암호 프로세서는 20만 게이트를 갖는 Xilinx사의 Spartan-II 계열의 XC2S200 칩 사용시 53%의 면적을 차지하였고, Static Timing Analyzer로 분석한 결과 최대 29.3MHz 클럭에서 동작할 수 있고 337Mbps의 최대 성능을 가진다. 구현된 회로는 실제 FPGA를 이용하여 검증을 수행하였다.

• 한국전자통신학회논문지
• /
• 제13권2호
• /
• pp.435-442
• /
• 2018

본 논문에서는 FPGA를 기반으로 Camera Link (Medium)를 제공하는 PCB 패턴 검출 시스템을 구현하였다. 시스템 구현을 위해 비전 라이브러리를 IP로 구현하여 고속으로 패턴 매칭을 할 수 있도록 하였다. 구현된 IP는 영상입력용 카메라링크 IP, 히스토그램 IP, VGA 제어 IP, 수직투영 IP 및 수평투영 IP가 있다. 디지털 카메라에서 고속으로 전송되는 영상을 처리하기 위해 Xilinx사의 Virtex-5 계열의 FPGA 칩을 사용하였다. 그래버 시스템 구현을 위해 RISC 구조의 CPU인 MicroBlaze를 사용하였으며, PC와의 연동을 위해 PCI Express를 사용하였으며, 영상의 처리결과는 컴퓨터의 모니터와 7인치 LCD에 표현하였다.

• 한국통신학회논문지
• /
• 제35권12B호
• /
• pp.1175-1182
• /
• 2010

본 논문에서는 항공기와 지상국 사이의 방위정보와 거리를 측정하는 전술항공운행 장비인 TACAN(tactical air navigation)을 위한 디지털 회로를 FPGA로 구현하였다. TACAN의 신호처리를 위한 모든 기능을 하나의 FPGA에 집적하여 구현하였다. 제안한 하드웨어는 입력 인터페이스, 레지스터 파일, 디코더, 신호 발생기, 그리고 주 제어기로 구성된다. 구현한 하드웨어는 TACAN이 요구하는 방위정보를 위한 펄스쌍 그룹을 생성하는 기능과 거리를 측정하기 위한 항공기 응답 기능을 모두 포함하고 있고, 그 밖에 지상국의 ID를 제공하는 기능 등을 모두 포함하였다. 제안한 하드웨어는 ALTERA의 FPGA를 이용하여 구현하였고, 7,071개의 logic element를 사용한다.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.20-27
• /
• 2008

본 논문에서는 비선형 패턴 분류를 위해 FPGA 칩에 신경회로망을 구현하였다. 병렬처리 연산을 위해 순방향 신경회로망이 구현 되었다. 신경망의 학습을 off-line으로 한 다음에 가중치 값들을 저장하여 사용한다. 예로서, AND와 XOR 논리의 패턴 구분이 수행된다. 실험결과를 통해 FPGA에 구현된 신경회로망이 잘 작동하는 것을 검증하였다.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5465-5470
• /
• 2012

FPGA(Field Programmable Gate Array) 디바이스는 회로의 개발 기간을 단축할 수 있으며, 낮은 비용으로 자체적인 회로를 구현할 수 있다는 장점이 있다. FPGA 중에서도 SRAM기술을 사용하는 FPGA는 게이트의 집적도가 높아 복잡한 회로의 구현이 가능하고, 구현한 회로를 동적으로 변경할 수 있는 특징이 있어, 최근 인공위성의 탑재컴퓨터에 그 사용빈도가 증가하고 있는 추세다. 그러나, SRAM 기반 FPGA는 우주 방사선 입자들에 의한 오류 현상인 단일사건오류에 취약하여, 우주에서 사용할 때에는 이를 검출하고, 정정할 수 있는 회로를 탑재해야 한다. 이 논문에서는 FPGA의 내부 모듈 중에서 SEU에 가장 취약한 재구성 메모리를 보호하는 제어기를 설계하였다. 제어기는 SEU에 강한 Anti-Fuse방식의 FPGA에 구현하였으며, 실제 회로 구현 후, 방사능 시험을 수행한 결과, 본 연구에서 제안한 재구성 메모리 보호 제어기를 기존의 TMR회로와 함께 사용하면, 보다 우수한 고장허용성을 갖는 것을 입증하였다.

• 디지털콘텐츠학회 논문지
• /
• 제10권4호
• /
• pp.633-637
• /
• 2009

본 논문은 소모 전력 계산을 위해 회로를 구현하고자 FPGA 기술 매핑을 위한 소모 전력을 고려한 재사용 모듈 생성 알고리즘과 FPGA 기술 매핑을 위해 사용되는 재사용 모듈에 대해 소모 전력을 고려하여 RT 라이브러리를 생성하는 알고리즘을 제안한다. 소모 전력 계산을 위해 회로를 구현하고자 하는 FPGA를 선정한다. 선정된 FPGA를 구성하고 있는 LUT의 조건을 고려하여 전체 소모 전력이 최소가 되도록 기술 매핑을 수행한다. 이러한 정보를 이용하여 할당된 결과의 모듈들 중에서 주어진 소모 전력에 맞는 모듈을 선정하여 회로를 구현한다.