• 한국정보통신학회논문지
• /
• 제3권1호
• /
• pp.97-104
• /
• 1999

본 연구는 외부에서 발생하는 응급 환자의 심전도 신호를 병원에서 신속 정확히 파악해 필요한 조치를 의사의 지시 하에 취할 수 있는 DSP를 이용한 원격 진료용 송ㆍ수신 단말기를 설계하였다. 이 송ㆍ수신 단말기는 심전도 계측 장비에서 얻어진 동적 데이터의 실시간 전송과 음성 신호의 쌍방향 통신을 위해 DSP를 이용하여 진폭 변ㆍ복조 방식의 일종인 DSB-SC 방식을 이용하여 설계하였고, 각 단말기의 필터는 HR 필터로 구현하였다. 본 연구에서 설계된 시스템은 DSP를 이용하였기 때문에 소형ㆍ경량화를 실현시킬 수 있었으며, 프로그램의 수정만으로 다양한 생체 신호에 적용 할 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1991년도 하계학술대회 논문집
• /
• pp.833-836
• /
• 1991

This paper proposes several types of 2-D interpolation lifters for HD-MAC decoder. Filters considered here are FIR, IIR, median, and FMH. Their structure and coefficients have been determined to be appropriate for real-time computation as well as to have good reconstructability. Results or computer simulation are also presented to show the performance of those filters.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.1017-1021
• /
• 2005

현대에 있어서 영상정보는 아주 큰 비중을 차지하고 있다. 따라서 이러한 영상정보를 얼마나 빨리 그리고 많이 압축 시킬 수 있는가가 핵심적인 관건이다. 본 논문에서는 공간적 압축 방식의 핵심인 DCT와 비교하여 블록킹 효과(Blocking Effect)과 없고, 우수한 압축 성능을 갖는 DWT(Discrete Wavelet Transform)알고리즘을 적용한 2차원 이산 웨이브렛 변환 필터를 설계하였다. 본 논문에서 구현한 DWT 필터는 FIR필터 방법으로 설계하였으며, Daubenchies-4 Tap을 이용하였고, 파이프라인 연산으로 승산기, 가산기를 병렬로 처리하여 고속연산을 수행하였다. 뿐만 아니라 메모리 맵핑 과정과 메모리 컨트롤 어드레스 발생기를 사용하여 메모리와 연산량을 최소화 하여 칩사이즈를 줄여 설계하였다.

• 한국전자통신학회논문지
• /
• 제16권4호
• /
• pp.591-598
• /
• 2021

디지털 위상 고정 루프는 위상 동기화를 위해 사용되는 회로로 일반적으로 통신, 회로분야 등 다양한 분야에서 사용된다. 디지털 위상 고정 루프를 설계 시 상태추정기를 사용하는 경우 보통 칼만 필터와 같은 무한 임펄스 응답 상태추정기를 활용해왔다. 일반적으로 무한 임펄스 응답 상태추정기 기반 디지털 위상 고정 루프의 성능은 우수하지만, 초기값의 부정확, 모델 오차, 외란 등의 예상하지 못하는 상황에서 급격한 성능저하가 발생할 수 있다. 본 논문에서는 새로운 디지털 위상 고정 루프를 설계 하기 위해 최적의 측정값 구간 길이를 갖는 최소 공분산 유한 임펄스 응답 필터를 제안한다. 제안된 유한 임펄스 응답 필터의 중요 파라미터인 측정값 구간 길이를 구하기 위해 수치적 방법을 소개하며, 필터의 이득을 얻기 위해 비용함수로 오차의 공분산 행렬을 설정하고, 이를 최소화 하기 위하여 선형 행렬 부등식을 사용하였다. 제안된 디지털 위상 동기 루프의 우수성과 강인성을 검증하기 위해 노이즈 정보가 부정확한 상황에서 기존 방법과의 비교 및 분석을 위한 시뮬레이션을 수행하였다.

• 전자공학회논문지SC
• /
• 제41권1호
• /
• pp.41-54
• /
• 2004

본 논문에서는 감음신경성 난청자의 비선형적으로 변하는 가청 한계값을 보상하는 청력보정회로를 제안한다. 제안된 청력 보정 회로는 주파수 대역에서 직접 보상하기 위해 FFT와 IFFT 프로세서를 사용하고, 회로크기를 줄이기 위해 입력신호 크기 제어 방식을 사용한다. 제안된 청력보정 회로는 기존의 FIR필터 구조가 적용된 청력보정 회로보다 다중밴드 이득 보정이 가능하기 때문에 주파수 보정능력이 감음신경성 난청자에 대해 약 $15\%$이상 향상된 결과를 나타낸다. 입력신호 제어방식 적용으로 입출력 비트가 제한되지 않은 프로세서보다 하드웨어 크기는 $65\%$ 감소된다.

• 대한의용생체공학회:의공학회지
• /
• 제17권4호
• /
• pp.449-458
• /
• 1996

Most of the conventional electrocardiowaphs foil to detect signals other than P-QRS-T due to the limited SNR and bandwidth. High-resolution electrocardiography(HRECG) provides better SNR and wider bandwidth for the detection of micro-potentials with higher frequency components such as vontricular late potentials(LP). We have developed a HRECG using uncorrected XYZ lead for the detection of LPs. The overall gain of the amplifier is 4000 and the bandwidth is 0.5-300Hz without using 60Hz notch filter. Three 16-bit A/D converters sample X, Y, and Z signals simultaneously with a sampling frequency of 2000Hz. Sampled data are transmitted to a PC via a DMA-controlled, optically-coupled serial communication channel. In order to further reduce the noise, we implemented a signal averaging algorithm that averaged many instances of aligned beats. The beat alignment was carried out through the use of a template matching technique that finds a location maximizing cross-correlation with a given beat tem- plate. Beat alignment error was reduced to $\pm$0.25ms. FIR high-pass filter with cut-off frequency of 40Hz was applied to remove the low frequency components of the averaged X, Y, and Z signals. QRS onset and end point were determined from the vector magnitude of the sigrlaIL and some parameters needed to detect the existence of LP were estimated. The entire system was designed for the easy application of the future research topics including the optimal lead system, filter design, new parameter extraction, etc. In the developed HRECG, without signal averaging, the noise level was less than 5$\mu$V$_rms RTI$. With signal averaging of at least 100 beats, the noise level was reduced to 0.5$\mu$V$_rms RTI$, which is low enough to detect LPs. The developed HRECG will provide a new advanced functionality to interpretive ECG analyzers.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.455-463
• /
• 2001

본 논문에서는 많은 연산을 필요로 하는 디지털 필터의 저전력화를 위한 새로운 저전력 기법을 제안한다. 제안된 저전력 기법에서는 CSD (canonic signed digit)숫자의 유효 표현 범위를 결정하는 nonzero digit 와 ternary digit의 값에 따른 필터의 차단대역 특성 변화를 이용하여, 다단계의 필터 차단 대역 특성을 가지는 가변 CSD 계수를 얻고 이를 approximate processing 기법에 적용하였다. 제안된 저전력 필터 설계기법의 성능을 확인하기 위하여 4개의 필터 차단대역 특성을 사용하는 AC '97 과표본화 ADC용 decimation 필터의 설계에 적용하였다. Decimation필터 중 제안된 저전력 기법을 적용한 두 half-band 필터의 연산량은 제안된 기법을 적용하지 않은 경우에 비해 각각의 근사화 수준에서 단위 출력 샘플 당 63.5, 35.7, 13.9 %의 덧셈 연산만을 수행하여 필터의 출력을 얻을 수 있었다. Decimation 필터는 0.6㎛ CMOS SOG 라이브러리를 사용하여 제작·실험하였으며, 실험결과 입력 신호의 attenuation에 따라 전체 소모전력의 약 3.8 %에서 9 %의 소모전력이 감소되었음을 확인하였다. 제안된 가변 CSD 계수를 이용한 approximate processing 방식은 특히 음성 대역 및 오디오 대역의 신호처리와 과표본화 ADC/DAC의 decimation/interpolation과 같은 multirate 시스템에 적합하다.

• 한국정보통신학회논문지
• /
• 제11권10호
• /
• pp.1916-1923
• /
• 2007

대역통과용 표면 탄성파 필터 제작하기 위하여 Langasite 기판위에 빗살무의 변환기를 형성 시켜 모의실험을 수행하였으며, 전극재료로는 Al-Cu를 사용하였다. 모의실험을 바탕으로 입력단에는 IDT를 직렬형태로 연결시킨 block 형태로 하중을 가하는 전극 방법을 쓰고 출력 단은 withdrawal 형태로 하중을 가하는 방법을 써서 제작하였다. 이를 바탕으로 광대역의 SAW 필터 전극 설계 방식에 대한 적절한 위상조건도 얻고자 시도하였다. Langasite 기판위에 형성시킨 입출력 빗살무의 변환기 전극 수는 50쌍, 두께는 $5000\;{\AA}$으로 하였으며, 반사기 폭은 $3.6{\mu}m$으로 하였다. 그리고 hot전극과 반사기사이의 거리는 각각 $2.0{\mu}m\;2.4{\mu}m$로 제작하였고, hot전극에서부터 접지전극까지 간격은 $1.5{\mu}m$로 하였으며 전극 모양은 좌우 동일한 형상을 채택하였다. 제작한 필터의 주파수 특성은 중심주파수가 대략 190MHz정도, 대역폭은 7.8MHz 이하로 측정되었으며, matching 후 return-loss는 -18dB 이하이고, 리플 특성은 3dB 이하이며, 반사에 의한 잔향은 -25dB 이하로 측정되었다.

• 한국전자통신학회논문지
• /
• 제19권1호
• /
• pp.31-38
• /
• 2024

디지털 위상 고정 루프는 디지털 위상 검출기, 디지털 루프 필터, 디지털 제어 발진기, 분배기 등으로 이루어진 일반적인 회로로 전기 및 회로 분야 등 다양한 분야에서 널리 사용된다. 디지털 위상 고정 루프의 성능 향상을 위해 다양한 수학적인 알고리즘 등을 활용한 상태 추정기가 사용된다. 전통적인 상태 추정기로는 무한 임펄스 응답 상태 추정기의 칼만 필터를 활용해왔으며, 무한 임펄스 응답 상태 추정기 기반 디지털 위상 고정 루프는 초기값의 부정확성, 모델 오차, 다양한 외란 등의 예상치 못한 상황에서 급격한 성능 저하가 발생할 수 있다. 본 논문에서는 새로운 디지털 위상 고정 루프를 설계하기 위해 2계층 Frobenius norm 기반 유한 임펄스 상태 추정기를 제안한다. 제안한 상태 추정기는 첫 번째 층의 추정 상태를 이용하여 두 번째 층에서 상태 추정을 하는데, 이때 첫 번째 층의 추정 상태와 누적된 측정값과 결합하여 설계하였다. 새로운 유한 임펄스 응답 상태 추정기 기반 디지털 위상 동기 루프의 강인한 성능을 검증하기 위해 잡음 공분산 정보가 부정확한 상황에서 무한 임펄스 응답 상태 추정기와 비교하여 시뮬레이션을 수행하였다.

• 한국통신학회논문지
• /
• 제27권7C호
• /
• pp.704-711
• /
• 2002

본 논문에서는 케이블 모뎀을 위한 DFE(Decision Feedback Equalizer) 구조의 blind 등화기를 설계하였다. 변복조 방식은 64/256 QAM이며 채널 적응 알고리즘으로는 제안한 MMA(Multi-Modulus Algorithm)와 LMS (Least Mean Square) 알고리즘을 같이 사용하였다. MMA 알고리즘과 DFE 구조를 가진 등화기는 본 논문에서 처음 제안한다. 기존의 MMA 등화기는 두 개의 FIR 필터를 사용하여 두 개의 탭 계수를 갱신하였으나, 본 논문에서 제안하는 MMA 알고리즘은 하나의 탭 계수 갱신만으로 채널 등화가 가능하도록 제안하였으며, DFE 구조에 적용하여 두 개의 DFE 필터를 사용하여 채널 적응 능력을 높히고 탭 수를 줄였다. 0.35 $\mu\textrm{m}$ standard cell library를 이용하여 ASIC 칩을 설계하였다. 설계한 등화기는 약 16만개의 게이트 수와 8 MHz의 동작속도를 보였으며 데이터 전송 속도는 64Mbps까지 지원한다.