• 방송공학회논문지
• /
• 제14권5호
• /
• pp.543-550
• /
• 2009

가장 많이 사용되는 변환영역 컨벌루션 알고리즘인 중칩보류기법의 경우 데이터를 M개 단위로 처리하고자 할 때 현재 M개의 데이터를 앞의 M개의 데이터와 연결시킨 2M개의 데이터에 대하여 길이 2M FFT와 주파수 영역 곱셈을 수행하고 뒤의 M개의 데이터를 취함으로써 선형 컨벌루션 결과를 얻는다. 본 논문에서는 새로운 변환을 제시하고 이를 이용하여 M개의 데이터에 대하여 길이 M의 변환을 수행하면 되는 새로운 컨벌루션 알고리즘을 소개한다. 새로 제안된 변환은 M개의 곱셈과 고속 푸리에 변환의 계산으로 이루어지므로 기존의 FFT 라이브러리 또는 하드웨어를 그대로 사용할 수 있다. 또한 기존의 중첩보류기법에 비하여 약간의 계산량 감소가 있고 다루어야 하는 데이터의 길이가 반이므로 데이터 이동 및 기타 처리에서도 이득이 있어서 전체적인 CPU 시간이 줄어든다.

• 대한전자공학회논문지TC
• /
• 제48권6호
• /
• pp.28-33
• /
• 2011

최근 무선통신 기술의 발전과 함께 주파수 자원의 부족현상이 심화 되고 있다. 따라서 주파수 자원을 효율적으로 사용하기 위한 방안의 하나로 CR(Cognitive Radio) 시스템에 대한 연구가 활발히 진행되고 있다. CR 시스템에서는 incumbent user에게 할당된 주파수영역이 사용되지 않을 경우 이를 secondary user에게 할당하여 주파수 사용의 효율을 높인다. CR 시스템에 NC-OFDM 방식을 이용할 경우 incumbent user가 사용하는 주파수 대역에 해당하는 FFT의 입력은 '0'으로 할당된다. 본 논문에서는 CR 시스템에서 사용하는 FFT에 '0'의 입력이 많은 특성을 이용하여 효율적인 Zero flag 생성회로 설계기법, 이를 이용한 메모리 access 감소기법, 덧셈 및 곱셈 연산 횟수의 감소기법을 제안한다. Cognitive Radio 시스템에 적용하기 위해 Radix-$2^4$ SDF(Single-Path Delay Feedback) 구조의 2048포인트 FFT를 Verilog HDL을 이용하여 설계하였으며 제안된 방법으로 FFT를 구현할 때 기존의 방법에 비해 메모리, 덧셈기 및 곱셈기의 전력소모가 크게 감소하며 입력 중 '0' 신호의 비율이 증가함에 따라 전력소비 감소효율이 더욱 증가함을 보인다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2001년도 하계학술발표회
• /
• pp.58-59
• /
• 2001

• 한국지능시스템학회논문지
• /
• 제19권1호
• /
• pp.145-151
• /
• 2009

유비쿼터스 네트워크의 실현을 위한 4세대 통신방식의 유력한 후보로 부상하는 OFDM (Orthogonal Frequency Division Multiplexing) 통신방식이 육상에서 주목받고 있으며, 고속 데이터 전송을 위한 Wireless LAN의 표준기술로 확정되어 있다. 해상통신의 경우에서도 OFDM 통신방식은 VHF 대역을 이용한 데이터 전송방식으로 제안되고 있으며 ITU (International Telecommunication Union)는 해상통신에서 32-point FFT (Fast Fourier Transform)를 사용하도록 권고하고 있다. 해상 통신에서는 해양사고 및 조난 시에도 통신이 이루어져야 하는 한계상황을 고려하면 OFDM 통신시스템의 중요 디바이스인 FFT는 저전력으로 동작되어야 한다. 따라서 본 논문에서는 OFDM 방식의 중요 디바이스인 32-point FFT를 저전력으로 동작시키기 위해 radix-2와 radix-4를 이용하여 저전력 32-point FFT 알고리즘을 제안한다. 최적화된 설계로 32-point FFT를 저전력 동작이 가능하도록 설계하였으며, 제안한 알고리즘은 VHDL (VHSIC hardware description language)로 구현하고 FPGA (field-programmable gate array) Spartan3 board에 장착하여 Matlab의 이론값과 비교, 검증하였다.

• 대한전자공학회논문지TC
• /
• 제44권11호
• /
• pp.11-18
• /
• 2007

FFT(Fast Fourier Transform) 프로세서는 WiBro, DAB, UWB와 같은 OFDM 시스템의 구현에 있어 중요한 블록 중 하나이다. 현재, FFT 프로세서의 구현에 관한 연구는 계속 이루어지고 있으며 대부분의 연구들은 곱셈기의 수나 면적감소, 메모리 사이즈 감소, 제어회로를 감소시키는 것에 초점을 두어 진행되고 있다. 본 논문에서는 IFFT(Inverse Fast Fourier Transform)에서 요구되는 메모리를 감소시키기 위하여 mapping 방법을 토대로 한 새로운 IFFT 설계방법을 제안한다. WiBro를 위한 1024포인트 IFFT를 설계하기 위해 $Radix-2^4$ SDF(Single-Path Delay Feedback) 구조를 사용하여 시뮬레이션하였으며 제안된 IFFT 설계방법으로 구현했을 시 기존의 방법으로 설계했을 때와 비교하여 메모리가 차지하는 면적에서 60%이상의 감소와 입력비트별로 다양한 SQNR(Signal-to-Quantization-Noise Ratio) 이득을 보였다.

• 한국음향학회지
• /
• 제14권6호
• /
• pp.32-39
• /
• 1995

본 연구에서는 음악 신호의 기본주파수 추출에 이용되던 일정 Q 변환에 옥타브 밴드 필터 뱅크를 이용하여 보다 정확한 음악 신호의 기본 주파수를 찾아내고자 한다. 본 연구에서의 방법과 기존의 FFT를 이용한 일정 Q변환에 의한 방법을 동일한 음악 신호에 적용하여 그 결과를 비교한다. 기존의 FFT를 이용한 일정 Q 변환과 동일한 주파수 해상도를 유지하면서도 본 연구에서 제안한 방법의 시간 해상도가 개선되었고, 시간해상도로 인한 처리 음역의 제한을 극복할 수 있었다. 또한 보다 정확한 분석을 위하여 처리 음역과 주파수 해상도를 증진시키고 분석 빈도를 증가시킬수록 본 연구에서 제안한 방법의 연산량이 적어짐을 알 수 있었다.

• 한국음향학회지
• /
• 제31권5호
• /
• pp.273-279
• /
• 2012

본 논문에서는 64채널 디지털 보청기의 주파수 채널 별 비선형 압축을 위한 휘팅 기법을 연구하였다. 청력 검사 결과로부터 수행되는 기존의 휘팅 포뮬라 기법과 달리, 귓속형 보청기를 사용자가 외이도에 착용한 상태에서 고막에서의 청력 역치를 측정하여 이를 휘팅에 적용하였다. 또한 외부 음성 음압의 주파수 별 분포도를 활용하여 입력 음압 대비 출력 음압 압축 곡선을 구현하였다. FFT-iFFT 방식의 이론적 압축 연구 결과를 실험적으로도 검증하였으며, 입력음압 레벨이 각각 50 dB, 70 dB, 90 dB일 때의 증폭 이득 곡선을 보여주었다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제12권3호
• /
• pp.1-8
• /
• 2020

This paper studied a method of estimating target information using a radar in wireless communication. Position information on the target can be estimated angle, distance and velocity. The velocity information can be estimated since the Doppler frequency is changed in the moving target. The signal incident on the receiving array antenna is multiplied by the delay time and the reference signal to represent the output signal. This output signal is estimated by applying FFT (Fast Fourier Transform) after calculating signal correlation through correlation integrator. Since the output signal must be calculated within the correlator, it should be processed with the Dwell time. The correlation signal of the correlation integrator outside this Dwell time is indicated by the velocity measurement error. The FFT is applied to the signal that has passed through the correlated integrator in order to estimate the distance of the signal. The Doppler resolution must be improved because the FFT estimates target information using the Doppler information. The Doppler resolution decreases with increasing the integration time. The velocity information estimation should have no spread of the velocity. As a result of the simulation, there was no spread of the target velocity in this study.

• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.2039-2044
• /
• 2008

FIR 필터, DCT, FFT와 같은 디지털 신호처리 응용에서 다중 고정 계수 곱셈의 효율적인 하드웨어 구현문제에 자주 접하게 된다. 고정계수 곱셈기 설계에서 공통 하위식 제거 알고리즘은 면적과 전력소모를 상당히 개선시킬 수 있는 방법을 제공한다. 본 논문에서는 CSD 계수에서 빈번히 나타나는 두 공통 하위식($10{\bar{1}}$, 101)의 덧셈을 수행하는 전용덧셈기 설계 방법을 제안한다. 제안한 방법을 radix-24 FFT 구조의 고정계수 곱셈블록에 적용한 실험에서 제안한 방법의 면적, 지연시간, 전력소비는 기존방법 보다 각각 21%, 11%, 12% 정도 향상됨을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.103-106
• /
• 2001

본 논문은 radix-2 FFT를 파이프라인 기법으로 구현할때의 성능 향상을 위한 메모리 어드레싱기법에 대한 새로운 구조를 제안하고자 한다. Fast Fourier Transform(FFT) 프로세서의 속도 및 성능은 파이프라인 싸이클과 클럭에 좌우되므로, 동시에 병렬로 처리하기 위한 입력 데이타에 access 하기 위해 사용되어지는 기존의 메모리 어드레싱 기법은 지연문제로 인해 FFT 프로세서 성능 저하의 원인이 된다. 이 기법은 정확한 메모리 뱅크를 선택하기 위한 주소부 패러티 체크가 필요 없으므로 수행 속도를 빠르게 하고, ROM에 저장된 Coefficient의 실수부와 허수부의 상호교환특성을 이용하여 Coefficient ROM을 반으로 줄일 수 있다. 이 논문에서 제안된 구조는 VHDL을 사용하여 설계하였고, 설계된 회로를 시뮬레이션 및 합성시켰다.