• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권7_8호
• /
• pp.642-648
• /
• 2003

본 연구에서는 유한 상태 기계들 간의 동치 여부를 검증하고자 한다. 즉 모든 입력에 대하여 유한 상태 기계의 반응이 항상 동일한지를 판정하고자 한다. 만약 두 개의 유한 상태 기계가 동치라고 판정된다면, 복잡한 유한 상태 기계는 단순한 기계로 대치될 수 있다. 또한 명세와 구현이 모두 유한 상태 기계로 표현된 경우, 동치 검사를 이용해서 구현이 명세를 만족하는지 결정할 수 있다. 본 논문에서는 이와 같은 유한 상태 기계의 동치 검사를 모델 검사 기법으로 다음과 같이 해결한다. 주어진 유한 상태 기계${M_A}와 {M_R}$를 조합하여 모델 $M = {M_A} {\times} {M_\beta}$을 구축하고, 검사할 동치 조건을 시제 논리식 ${\Phi}$로 기술한다. 만일 모델이 시제 논리식을 만족한다면$(M={\Phi})$ 두 기계는 동치이다. 그렇지 않다면 두 기계는 비동치이며 그 이유를 설명하는 반례를 제공한다. 전 과정이 자동화되었으며, 여러 개의 사례 연구에 적용한 결과 만족할 만한 결과를 얻었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.960-964
• /
• 2004

During system resource improvement process that based on Object-Oriented technology could be affect to the continuous system performance if lack appropriate management and control objects mechanism. This paper proposes a methodology to support continuous system performance and its stability. The adoption is based on Java Container Framework and Collections Framework for object collection. Also includes Software Engineering, Object Migration and Multiple Class Loaders mechanism accommodate to construct Continuous Migration Container (CMC). CMC is a runtime environment provides interfaces for management and control to support upgrading object process. Upgrade object methodology of CMC can be divided into two phase are object equivalence checking and object migration process. Object equivalence checking include object behavior verification and functional conformance verification before object migration process. In addition, CMC use Multiple Class Loaders mechanism to support reload effected classes instead of state transfer in migration process while upgrading object. These operations are crucial for system stability and enhancement efficiency.

• 정보처리학회논문지D
• /
• 제14D권6호
• /
• pp.633-640
• /
• 2007

실생활과 밀접한 임베디드 시스템들이 인터넷에 연결되어 점차 복잡해지고 시스템 사용 패턴 또한 다양해짐에 따라 임베디드 시스템의 안전성 문제가 대두되고 있다. 임베디드 시스템의 상호작용에 대한 안전성을 분석하기 위서는 시스템 모델을 정형적으로 기술하고 이를 이용하는 체계적인 안전성 분석 방법이 필요하다. 이 연구에서는 Labeled Transition Systems (LTS)를 이용하여 시스템 모델과 속성 모델을 기술하고 안전성 속성이 만족되는지 검사하는 방법을 제공한다. 이 연구에서는 기존 합성적 안전성 분석 방법의 문제점을 해결하기 위해 시스템 모델을 속성모델 관점에서 축약하여 생성한 후에 두 모델 간의 행위 일치 관계를 이용하여 안전성 분석을 수행한다.

• Korean Journal of Mathematics
• /
• 제28권2호
• /
• pp.285-294
• /
• 2020

We study the complementary information set codes (for short, CIS codes) over 𝔽₄. They are strongly connected to correlation-immune functions over 𝔽₄. Also the class of CIS codes includes the self-dual codes. We find a construction method of CIS codes over 𝔽₄ and a criterion for checking equivalence of CIS codes over 𝔽₄. We complete the classification of all inequivalent CIS codes of length up to 8 over 𝔽₄.

• Communications for Statistical Applications and Methods
• /
• 제13권3호
• /
• pp.777-786
• /
• 2006

Two factorial designs with quantitative factors are called geometrically equivalent if the design matrix of one can be transformed into the design matrix of the other by row and column permutations, and reversal of symbol order in one or more columns. Clark and Dean (2001) gave a sufficient and necessary condition (which we call the 'gCD condition') for two symmetric factorial designs with quantitative factors to be geometrically equivalent. This condition is based on the absolute value of the Euclidean(or Hamming) distance between pairs of design points. In this paper we extend the gCD condition to asymmetric designs. In addition, a modified algorithm is applied for checking the equivalence of two designs.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
• /
• pp.568-571
• /
• 2008

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 회로의 많은 부분이 게이트 레벨에서 구현된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 시간적 경제적인 부담감을 준다. 본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 모델 체킹을 동치성 검사에 적용하는 방법을 제안하고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (B)
• /
• pp.354-357
• /
• 2007

하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 회로의 많은 부분이 게이트 레벨에서 구현된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 시간적 경제적인 부담감을 준다. 본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 모델 체킹을 동치성 검사에 적용하는 방법을 제안하고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (B)
• /
• pp.37-39
• /
• 2003

본 연구에서는 만족성 검사기를 이용하여 두 유한 상태 기계의 행위가 동치인지를 검사한다. 기존의 동치 검사는 대부분 BDD를 기반으로 했었기 때문에 변수 순서 배열 및 내부 BDD노드 폭발 문제에 시달렸었다. 하지만 여기서는 BDD대신 명제 논리를 이용하기 때문에 위와 같은 문제점을 피할 수 있다. 하지만 논리식을 만족성 검사기의 입력 형태인 논리곱 정규형으로 변환하는 과정에서 절의 3기는 식의 크기에 지수적으로 증가하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (B)
• /
• pp.427-429
• /
• 2002

본 연구에서는 상태도를 평탄화 하는 대신에, 띠러 기계가 동시에 수행하는 병행 기계로 상태도를 표현한 후 ROBDD를 이 용하여 상태도의 동치 여 부를 기호적으로 검사하고자 한다. 상태도가 기능적으로 동치라는 것은, 두 상태도는 같은 함수를 구현하고 있다는 것과 같다. 이 것은 로든 입력 이벤트에 대하여 두 상태도의 반응이 항상동일 한지를 판정함으로써 가능하다. 즉 상태도의 동치 검사는, 입력 이벤트가 같은 상태들의 집합이 모든 입력 에 대 해서 출력 이 같은 상태들인가라는 문제로 축소된다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권6호
• /
• pp.608-619
• /
• 2000

본 논문에서는 가상 프로토타입핑의 주요 명세 언어인 Statechart 명세를 프로세스 알제브라의 일종인 ACSR(Algebra of Communicating Shared Resources)로 변환하는 규칙을 제안한다. Statechart는 사용하기 편리하고 이해하기 쉬운 명세 언어이지만 수학적인 semantics의 정의가 되어 있지 않아 명세의 정확성을 검증하기가 매우 어렵다. Statechart 명세를 ACSR로 바꾸게 되면 Statechart에 수학적인 semantics를 주게 되고 VERSA를 이용하여 Statechart 명세를 수학적으로 검증할 수 있게 된다. 따라서, 두 언어의 장점, 즉 Statechart의 편리함과 ACSR의 정확성을 모두 얻을 수 있다.