• 한국정보통신학회논문지
• /
• 제20권6호
• /
• pp.1163-1170
• /
• 2016

본 논문은 ISO/IEC 29192-2 경량 암호 표준으로 지정된 초경량 블록암호 알고리듬 PRESENT의 하드웨어 구현에 대해 기술한다. PRESENT 암호 프로세서는 80, 128비트의 마스터키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. 마스터키 레지스터를 갖는 on-the-fly 키 스케줄러가 포함되어 있으며, 저장된 마스터키를 사용하여 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. 경량화 구현을 위해 80, 128 비트의 키 스케줄링 회로가 공유되도록 최적화하였다. 라운드 블록을 64 비트의 데이터 패스로 설계하여 암호/복호화의 라운드 변환이 한 클록 사이클에 처리되도록 하였다. PRESENT 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성을 한 결과, 8,100 gate equivalents(GE)로 구현되었으며, 최대 454 MHz의 클록 주파수로 동작하여 908 Mbps의 처리율을 갖는 것으로 평가되었다.

• 한국전자통신학회논문지
• /
• 제15권2호
• /
• pp.319-326
• /
• 2020

PRNG(Pseudorandom number generator)는 안전한 온라인 통신을 위한 암호화 키 생성에 있어서 필수적이다. PRNG에 의해 생성되는 비트 스트림은 대칭키 암호 시스템에서 빅 데이터를 효과적으로 암호화할 수 있도록 고속으로 생성되어야 하며 또한 여러 통계적 테스트를 통과할 수준의 랜덤성을 확보해야 한다. CA(Cellular Automata) 기반의 PRNG는 하드웨어로 구현이 용이하고, LFSR기반의 PRNG보다 렌덤성이 우수하다고 알려져 있다. 본 논문에서는 대칭키 암호시스템에서 효과적인 키 수열을 생성할 수 있는 PMLCA(Programmable Maximum Length CA)기반의 PRNG를 설계한다. 제안하는 PRNG는 비선형 제어 방식을 통해 비트 스트림을 생성한다. 먼저 주기가 긴 선형 수열을 생성하는 단일 여원벡터를 갖는 (m,n)-셀 PMLCA ℙ 기반의 PRNG를 설계하고 주기와 생성다항식을 분석한다. 또한 ℙ와 주기가 같으면서 비선형 수열을 생성하는 두 개의 여원벡터를 갖는 (m,n)-셀 PC-MLCA기반의 PRNG를 설계하고 비선형 수열이 출력되는 위치를 분석한다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.45-52
• /
• 2002

본 논문에서는 유한체 GF(2$^{m}$ )상의 $AB^2$연산을 위해 AOP(All One Polynomial)에 기반한 새로운 MSB(most significant bit) 알고리즘을 제안하고, 제안한 알고리즘에 기반하여 두 가지 병렬 세미시스톨릭 어레이를 설계한다. 제안된 구조들은 표준기저에 기반하고 기약다항식으로는 계수가 모두 1인 m차의 기약다항식 AOP를 사용한다. 먼저, 병렬 세미시스톨릭 어레이(PSM)는 각 셀 당 $D_{AND2^+}D_{XOR2}$의 임계경로를 갖고 m+1의 지연시간을 가진다. 두 번째 구조인 변형된 병렬 세미시스톨릭 어레이(PSM)는 각 셀 당 $D_{XOR2}$의 임계경로를 갖지만 지연시간은 PSM과 같다. 제안된 두 구조 PSM과 MPSM은 지연시간과 임계경로 면에서 기존의 구조보다 효율적이다. 제안된 구조는 $GF(2^m)$ 상에서 효율적인 나눗셈기, 지수기 및 역원기를 설계하는데 기본 구조로 사용될 수 있다. 또한 구조 자체가 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI구현에 효율적이다. 더욱이 제안된 구조는 유한체 상에서 지수 연산을 필요로 하는 Diffie-Hellman 키 교환 방식, 디지털 서명 알고리즘과 ElGamal 암호화 방식과 같은 알고리즘을 위한 기본 구조로 사용될 수 있다. 이러한 알고리즘을 응용해서 타원 곡선(Elliptic Curve)에 기초한 암호화시스템(Cryptosystem)의 구현에 사용될 수 있다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.21-34
• /
• 2002

본 논문에서는 최근 발표된 멱승방법인 나눗셈 체인을 적용한 새로운 모듈로 멱승기의 하드웨어 구조를 제안하였다. 나눗셈 체인은 제수(divisor) d=2 또는 $d=2^I +1$ 과 그에 따른 나머지(remainder) r을 이용하여 지수 I를 새롭게 변형하는 방법으로 전체 멱승 연산이 평균 약 1.4$log_2$E 번의 곱셈으로 가능한 알고리즘이다. 이것은 Binary Method가 하드웨어 구현 시 항상 worst case인 $2log_2$E의 계산량이 필요한 것과 비교할 때 상당한 성능개선을 의미한다. 전체 구조는 파이프라인 동작이 가능한 선형 시스톨릭 어레이 구조로 설계하였으며, DG(Dependence Graph)를 수평으로 매핑하여 k비트의 키 사이즈에 대해 두 개의 k 비트 프레임이 k/2+3 개의 PE(Processing Element)로 구성된 두 개의 곱셈기 모듈을 통해 병렬로 동시에 처리되어 100% 처리율을 이루게 하였다. 또한, 규칙적인 데이터 패스를 가질 수 있도록 나눗셈체인을 새롭게 코딩하는 방법을 제안하였다. ASIC 구현을 위해 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 이용해 합성한 결과 최장 지연 패스는 4.24ns로 200MHz의 클럭이 가능하며, 1024비트 데이터 프레임에 대해 약 140kbps의 처리속도를 나타낸다. 복호화 시에는 CRT(Chinese Remainder Theorem)를 적용하여 처리속도를 560kbps로 향상시켰다. 전자서명의 검증과정으로 사용되기도 하는 암호화 과정을 수행할 때 공개키 E는 3,17 혹은 $2^{16} +1$의 사용이 권장된다는 점을 이용하여 E를 17 비트로 제한할 경우 7.3Mbps의 빠른 처리속도를 가질 수 있다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제15권2호
• /
• pp.111-119
• /
• 2019

존 스마트그리드 기기 인증 체계는 DCU와 검침 FEP 및 MDMS에 집중되어 있으며 스마트미터에 대한 인증체계는 확립되지 않은 상황이다. 현재 몇몇 암호칩이 개발되었지만, 낮은 강도의 단순 암호화 수준에 머물러 있어 PKI 인증체계를 완성하기에는 어려움이 있다. 스마트그리드는 기존 전력망과 달리 개방형 양방향 통신을 기반으로 함에 따라 정보보안 취약성이 높아지면서 사고 위험 증가하고 있다. 하지만 스마트미터에는 PKI가 적용되기 어려워, 조작한 패킷을 보내 운영시스템에 거짓 정보 전송으로 시스템 정지 등의 사고가 발생할 가능성 존재한다. 하드웨어 제약사항이 많은 스마트미터에 기존 PKI 인증서를 발급할 경우 인증 및 인증서 갱신이 어렵기 때문에 스마트미터의 열악한 성능(Non-IP 네트워크, 프로세서, 메모리 및 저장소 공간 등)에서도 작동 가능한 초경량 암호 인증 프로토콜을 설계 구현하였다. 실험 결과 Cortex-M3 환경에서도 경량 암호 인증 프로토콜을 빠른 시간 내에 수행 할 수 있었으며, 앞으로 스마트그리드 산업에서의 더 안전한 보안성을 갖춘 인증 시스템을 마련하는데 도움을 줄 수 있을 것으로 기대한다.