• 한국통신학회논문지
• /
• 제27권9C호
• /
• pp.861-870
• /
• 2002

본 논문에서는 RSA 암호 알고리즘의 연산속도 문제에 초점을 맞추어 동작속도를 향상시키고 가변길이 암호화가 가능하도록 하는 새로운 구조의 1024-비트 RSA 암호시스템을 제안하고 이를 하드웨어로 구현하였다. 제안한 암호시스템은 크게 모듈러 지수승 연산 부분과 모듈러 곱셈 연산 부분으로 구성되었다. 모듈러 지수승 연산은 제곱 연산과 단순 곱셈 연산을 병렬적으로 처리할 수 있는 RL-이진 방법을 개선하여 적용하였다. 그리고 모듈러 곱셈 연산은 가변길이 연산과 부분 곱의 수를 감소하기 위해서 Montgomery 알고리즘에 4 단계 CSA 구조와 기수-4Booth 알고리즘을 적용하였다. 제안한 RSA 암호시스템은 하이닉스 0.35$\mu\textrm{m}$ Phantom Cell Library를 사용하여 하드웨어로 구현하였고 최대 1024-비트까지 가변길이 연산이 가능하였다. 또한 소프트웨어로 RSA 암호시스템을 구현하여 하드웨어 시스템의 검증에 사용하였다. 구현된 하드웨어 RSA 암호시스템은 약 190K의 게이트 수를 나타내었으며, 동작 클록 주기는 150MHz이었다. 모듈러스 수의 가변길이를 고려했을 때, 데이터 출력률은 기존 방법의 약 1.5배에 해당한다. 따라서 본 논문에서 제안한 가변길이 고속 RSA 암호시스템은 고속 처리를 요구하는 각종 정보보호 시스템에서의 사용 가능성을 보여주었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권7호
• /
• pp.402-413
• /
• 2004

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED를 소형 내장형(8-bit/ 16-bit) 시스템에 탑재하도록 저가의 FPGA로 구현하는 방법을 제안한다. 대부분 8-bit 또는 16-bit의 소규모 내장형 시스템들의 프로세서들은 그 저장용량과 처리속도의 한계 때문에 상대적으로 계산양이 많아 부담이 되는 암호화 과정은 별도의 하드웨어 처리기를 필요로 한다. SEED 회로가 다른 논리 블록들과 함께 하나의 칩에 집적되기 위해서는 적정한 성능을 유지하면서도 면적 요구량이 최소화되는 설계가 되어야 한다. 그러나, 표준안 사양의 구조대로 그대로 구현할 경우 저가의 FPGA에 수용하기에는 면적 요구량이 지나치게 커지게 되는 문제점이 있다. 따라서, 본 논문에서는 면적이 큰 연산 모듈의 공유를 최대화하고 최근 시판되는 FPGA 칩의 특성들을 설계에 반영하여 저가의 FPGA 하나로 SEED와 주변 회로들을 구현할 수 있도록 설계하였다. 본 논문의 설계는 Xilinx 사의 저가 칩인 Spartan-II 계열의 XC2S100 시리즈 칩을 대상으로 구현하였을 때, 65%의 면적을 차지하면서 66Mpbs 이상의 throughput을 내는 결과를 얻었다. 이러한 성능은 작은 면적을 사용하면서도 목표로 하는 소형 내장형 시스템에서 사용하기에 충분한 성능이다.

• 정보보호학회논문지
• /
• 제28권5호
• /
• pp.1099-1112
• /
• 2018

미래에 양자컴퓨터가 상용화될 것을 대비하여 전 세계적으로 양자컴퓨터에도 안전한 후 양자 암호(post quantum cryptography)에 대한 연구가 활발히 진행되고 있다. 그중 빠른 속도와 높은 안전성을 제공하는 부호 기반 암호시스템에 대하여 다양한 부채널 분석에 대한 취약점이 발견되고 있으며, 이에 따라 부채널 분석에 안전한 암호시스템 설계를 위한 연구가 진행되고 있다. 본 논문에서는 HyMES(Hybrid McEliece Scheme)에 대해 단 하나의 파형만을 이용하여 비밀키를 복원하는 방법을 제안한다. HyMES는 기존에 제안되었던 McEliece에 비해 키 크기가 작고, 암복호화 속도 또한 기존보다 빠르게 설계된 부호 기반 공개키 암호시스템이다. HyMES 복호화 알고리즘에는 신드롬 값 계산에 필요한 패리티 검사 행렬(parity-check matrix)을 연산하는 과정이 있다. 본 논문에서는 이 과정에서 사용되는 비선형 함수에 대한 결합 확률 분포가 비밀키 값에 따라 달라짐을 이용하여 HyMES를 분석하였다. 공개키 암호를 대상으로 한 결합 확률 분포 기반 분석은 본 논문에서 처음으로 제안되었다.

• 한국콘텐츠학회논문지
• /
• 제4권1호
• /
• pp.55-66
• /
• 2004

개인용 컴퓨터 보급이 일반화되면서 기업체 또는 공공기관 등의 전산 정보체계도 중앙 Host 중심에서 PC중심의 전산체계로 정착되어가고 있는 추세이다. 그러나 이러한 정보처리 시스템의 중심이 되는 PC는 누구나 쉽게 조작할 수 있다는 용이성에 의해 외부인의 무단 자료 유출 가능성은 항상 내재하고 있으며 자료 보관을 목적으로 하는 보조기억매체에 의한 자료 유출 가능성은 더욱 가중되고 있다. 따라서 본 논문에서는 주요 데이터의 손실 또는 외부 유출을 최소화하는 방안을 제시하고자 한다. 본 논문에서는 데이터 파일의 최종 보호수단은 데이터 자체를 암호화하여 보관하는 것이라는 점에 착안하여 PC와 보조기억매체에 수록되는 데이터의 보호를 위한 암호시스템을 구현하였다. 암호화/복호화 기법은 단일기법만으로 구현하는 것보다는 충분한 보안수준을 유지하기 위해서 Diffie-Hellman키 교환 프로토콜과 스트림 암호중 대표적인 PC4(Rivest Cipher version 4)와 해쉬 함수의 대표적인 MD5(Message Digest version 5)를 복합적으로 적용하였다. 이상과 같이 구현된 암호시스템에 대한 평가분석으로써 암호복합도 측정, 처리속도 및 패턴매칭 분석을 해본 결과 안전성, 효율성, 유용성 면에서 만족할 만한 결과를 얻었다. 본 암호시스템은 Microsoft사의 Visual C++로 구현된 소프트웨어시스템으로 Winndows상의 모든 PC에서 사용 가능한 범용성이 있는 시스템이므로, 최소한의 비용으로 모든 PC에 대한 보안대책을 구현할 수 있다고 생각된다.

• 한국멀티미디어학회논문지
• /
• 제14권3호
• /
• pp.403-413
• /
• 2011

본 논문에서는 DCT 영역에서 스크램블된 이진 위상 컴퓨터형성홀로그램을 이용한 디지털 영상 워터마킹 기술을 제안하였다. 워터마크 삽입과정은 워터마크로 사용되는 은닉영상 대신 은닉영상을 손실 없이 재생할 수 있는 이진 위상 컴퓨터홀로그램을 생성하고 이를 스크램블기법으로 암호화 하여 워터마크로 사용한다. 그리고 암호화된 워터마크에 가중치 함수를 곱하고 호스트영상의 DCT 영역에서 DC성분에 삽입한 후 IDCT를 수행한다. 워터마크의 추출은 워터마킹된 영상과 원래의 호스트영상의 DCT계수 차이를 구하고, 삽입시 적용한 가중치 함수를 나눈 후 디스크램블링 하여 복호화 한다 그리고 복호화된 워터마크를 역푸리에 변환하여 은닉영상을 재생한다 마지막으로 원래의 은닉영상과 복호화된 은닉영상과의 상관을 통해 워터마크의 존재여부를 결정한다. 제안된 워터마킹 기술은 이진 값으로 구성된 은닉영상의 홀로그램정보를 이용하고 스크램블링 암호화 기법을 활용하였음으로 기존의 어떠한 워터마킹 기술보다 압축, 잡음 및 절단과 같은 다양한 외부공격에 안전하고 견실한 특징을 가지고 있음을 컴퓨터시뮬레이션을 통해 그 장점들을 확인하였다.

• 융합정보논문지
• /
• 제7권4호
• /
• pp.105-111
• /
• 2017

4차 산업 혁명이 대두되면서 IoT 기술을 제조 공정에 적용하여 제품을 출시하려는 시도가 증가하고 있다. 본 논문에서는 우리나라 중소기업 중 제조업을 중심으로 IoT 장치를 손쉽게 적용하여 사용할 수 있는 해쉬 체인기반의 IoT 인증 기법을 제안한다. 제안 기법에서는 제조업 환경에 적합한 IoT 장치를 설치한 업체를 선별하여 전체 제조 공정 중 제품 정보와 출시 정보를 효율적으로 수집 보관 관리 처리 할 수 있도록 IoT 장치 간 연계를 유지하는 것을 목적으로 한다. 또한, 제안 기법은 IoT 장치의 인증 정보를 해쉬 체인을 기반으로 구축하였기 때문에 추가적인 암 복호 암호 알고리즘이 필요없는 것이 특징이다. 성능평가 결과, 제안 기법은 IoT 장치를 적용 유 무에따라 제조 프로세스의 효율성이 18.5% 향상되었고, IoT 장치를 부착한 제조 공정의 업무 처리가 평균 20.1% 단축되었다. 또한, 제조 공정에 투입된 인력 감축 비용이 평균 30.7% 감소되는 것으로 나타났다.

• 한국산학기술학회논문지
• /
• 제20권5호
• /
• pp.550-558
• /
• 2019

사물인터넷 환경에 대한 규모가 날이 갈수록 커지고 발전함에 따라서 사물인터넷 디바이스를 통해 수집하고 공유되는 정보들은 점점 다양해지고 더 많아지게 되었다. 하지만 사물인터넷 디바이스들은 소형화된 크기에 따라 연산능력의 한계점과 낮은 전력량을 가지고 있어 이전의 인터넷 환경에서 적용되어왔던 암호화, 인증 등의 보안 기술들을 사물인터넷에 직접적으로 적용하기 힘들어 취약점과 보안위협이 매우 크다. 이러한 문제점으로 인해 안전하고 정확하게 전달되어야 하는 필요성이 있는 중요한 정보들이 데이터 위변조나 개인정보 유출 및 침해 등 악의적으로 정보를 탈취하려는 위협들에 노출되었다. 이 위협을 극복하기 위해서 현재 사물인터넷 환경의 디바이스에 대하여 취약점들을 보완하고자 다양한 보안연구가 활발히 진행되고 있다. 특히 사물인터넷 환경에서 다양한 디바이스들이 상호동작하며 수집된 정보들을 공유하고 전달하기 때문에 각각의 디바이스들이 신뢰성을 가지고 통신할 수 있어야 한다. 이에 따라 디바이스 인증을 위한 다양한 기법의 연구들이 진행이 되었는데, 본 연구에서는 기존의 사물인터넷 디바이스들을 인증하기 위해 연구되어 왔던 인증 기법에 대하여 한계 및 문제점을 알아보고 이를 해결하여 사물인터넷 환경에서 신뢰된 디바이스 간의 안전하게 통신을 할 수 있도록 사물인터넷 디바이스를 인증할 수 있는 기술을 제안한다.

• 정보보호학회논문지
• /
• 제19권2호
• /
• pp.11-21
• /
• 2009

NTRU는 1990년대 Hoffstein 등에 의해 제안된 격자(Lattice) 기반 공개키 암호체계로서 기존의 공개키 암호와 비교하여 동일한 안전성을 제공하면서 암호화 및 복호화 속도가 빠르며 양자 연산 알고리즘을 이용한 공격에도 강하다는 이점이 있어 많은 주목을 받고 있다. 본 논문에서는 단순 전력 분석 공격과 통계적 특성을 이용한 전력 분석 공격인 상관계수 전력 분석 공격에 대한 NTRU의 안전성을 분석하고, NesC로 구현한 NTRU의 연산을 Telos 모트(mote)에서 수행시켜 측정한 전력 소모 데이터에 상관계수 전력 분석 공격을 적용하여 개인키 정보를 복원하는 실험 결과를 보인다. 또한 이러한 전력 분석 공격을 방지하기 위한 대응 방법을 제시한다. 먼저, 단순 전력 분석 공격을 방지하기 위해 연산 결과를 저장할 배열을 0이 아닌 수로 초기화시키는 방법을 제안하고, 통계적 특성을 이용한 전력분석 공격을 방지하기 위해 연산 순서를 변경하거나 컨볼루션(convolution) 연산에 사용되는 피연산자들에게 무작위성(randomness)을 부여하여 같은 입력에 대해서 랜덤한 전력 소모를 보이도록 하는 방법을 제안한다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.21-34
• /
• 2002

본 논문에서는 최근 발표된 멱승방법인 나눗셈 체인을 적용한 새로운 모듈로 멱승기의 하드웨어 구조를 제안하였다. 나눗셈 체인은 제수(divisor) d=2 또는 $d=2^I +1$ 과 그에 따른 나머지(remainder) r을 이용하여 지수 I를 새롭게 변형하는 방법으로 전체 멱승 연산이 평균 약 1.4$log_2$E 번의 곱셈으로 가능한 알고리즘이다. 이것은 Binary Method가 하드웨어 구현 시 항상 worst case인 $2log_2$E의 계산량이 필요한 것과 비교할 때 상당한 성능개선을 의미한다. 전체 구조는 파이프라인 동작이 가능한 선형 시스톨릭 어레이 구조로 설계하였으며, DG(Dependence Graph)를 수평으로 매핑하여 k비트의 키 사이즈에 대해 두 개의 k 비트 프레임이 k/2+3 개의 PE(Processing Element)로 구성된 두 개의 곱셈기 모듈을 통해 병렬로 동시에 처리되어 100% 처리율을 이루게 하였다. 또한, 규칙적인 데이터 패스를 가질 수 있도록 나눗셈체인을 새롭게 코딩하는 방법을 제안하였다. ASIC 구현을 위해 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 이용해 합성한 결과 최장 지연 패스는 4.24ns로 200MHz의 클럭이 가능하며, 1024비트 데이터 프레임에 대해 약 140kbps의 처리속도를 나타낸다. 복호화 시에는 CRT(Chinese Remainder Theorem)를 적용하여 처리속도를 560kbps로 향상시켰다. 전자서명의 검증과정으로 사용되기도 하는 암호화 과정을 수행할 때 공개키 E는 3,17 혹은 $2^{16} +1$의 사용이 권장된다는 점을 이용하여 E를 17 비트로 제한할 경우 7.3Mbps의 빠른 처리속도를 가질 수 있다.

• 한국산업정보학회논문지
• /
• 제14권3호
• /
• pp.15-21
• /
• 2009

본 논문에서는 DCT영역에서 암호화된 이진 위상 컴퓨터형성홀로그램을 이용한 반복적 디지털 영상 워터마킹 기술을 제안하였다. 워터마크 삽입과정은 워터마크로 사용되는 은닉영상 대신 은닉영상을 손실없이 재생할 수 있는 이진 위상 컴퓨터형성홀로그램을 생성하고, 반복적으로 표현한 후, 이를 랜덤하게 발생시킨 이진 위상성분을 가지는 키 영상과의 XOR 연산을 통해 암호화하여 워터마크로 사용한다. 그리고 이 암호화된 워터마크에 가중치 함수를 곱하고, 호스트영상의 DCT 영역에서 DC 성분에 삽입한 후, IDCT를 수행한다. 워터마크의 추출은 워터마킹된 영상과 호스트영상의 DCT 계수 차이를 구하고, 삽입시 적용한 가중치 함수를 나눈 후, 키 영상과의 XOR 연산을 이용하여 복호화한다. 그리고 복호화된 워터마크를 역푸리에 변환하여 은닉 영상을 재생한다. 마지막으로 원래의 은닉영상과 복호화된 은닉영상과의 상관을 통해 워터마크의 존재여부를 결정한다. 제안한 방법은 워터마킹 기술은 이진 값으로 구성된 은닉 영상의 홀로그램 정보를 이용하고, 암호화 기법을 활용하였으므로 기존의 어떠한 워터마킹 기술보다 외부 공격에 안전하고, 견실한 특징을 가지고 있으며, 컴퓨터 시뮬레이션을 통해 그 장점들을 확인하였다.