• 제목/요약/키워드: Encoder structure

검색결과 216건 처리시간 0.03초

A dual path encoder-decoder network for placental vessel segmentation in fetoscopic surgery

  • Yunbo Rao;Tian Tan;Shaoning Zeng;Zhanglin Chen;Jihong Sun
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제18권1호
    • /
    • pp.15-29
    • /
    • 2024
  • A fetoscope is an optical endoscope, which is often applied in fetoscopic laser photocoagulation to treat twin-to-twin transfusion syndrome. In an operation, the clinician needs to observe the abnormal placental vessels through the endoscope, so as to guide the operation. However, low-quality imaging and narrow field of view of the fetoscope increase the difficulty of the operation. Introducing an accurate placental vessel segmentation of fetoscopic images can assist the fetoscopic laser photocoagulation and help identify the abnormal vessels. This study proposes a method to solve the above problems. A novel encoder-decoder network with a dual-path structure is proposed to segment the placental vessels in fetoscopic images. In particular, we introduce a channel attention mechanism and a continuous convolution structure to obtain multi-scale features with their weights. Moreover, a switching connection is inserted between the corresponding blocks of the two paths to strengthen their relationship. According to the results of a set of blood vessel segmentation experiments conducted on a public fetoscopic image dataset, our method has achieved higher scores than the current mainstream segmentation methods, raising the dice similarity coefficient, intersection over union, and pixel accuracy by 5.80%, 8.39% and 0.62%, respectively.

초정밀 스테이지 설계 및 제어에 관한 연구 (A Study on the Design and Control of a Ultra-precision Stage)

  • 박종성;정규원
    • 한국공작기계학회논문집
    • /
    • 제15권3호
    • /
    • pp.111-119
    • /
    • 2006
  • The ultra-precision stage is demanded for some industrial fields such as semiconductor lithography, ultra-precision machining, and fabrication of nano structure. A new stage was developed for those applications in order to obtain nano meter resolution. This stage consists of symmetric double parallelogram mechanism using flexure hinges. The mechanical properties such as strength of the flexures and deformations along the applied force were analyzed using FEM. The stage is actuated by a piezoelectric actuator and its movement was measured by a ultra-precision linear encoder. In order to improve positioning performance, a PID controller was designed based on the identified second order transfer function. Experimental results showed that this stage could be positioned within below 5 nm resolution irrespective of hysteresis and creep by the controller.

범용 DSP를 이용한 MPEG-2 오디오 부호화기의 성능 개선 (An Enhancement of the MPEG-2 Audio Encoder Using General DSPs)

  • 오현오;김성윤;윤대희;차일환;이준용
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 1997년도 학술대회
    • /
    • pp.63-67
    • /
    • 1997
  • The ISO(International Standard Organization) has standardized MPEG-2 audio. The MPEG-2 audio compression algorithm is based upon subband analysis and exploits the human auditory characteristics to achieve a low bit rate with minimum perceptual loss of audio signal quality. This thesis presents an enhanced MPEG-2 audio encoder using multiple TMS320C30 general purpose DSP's. The developed system is made up of five slave boards and one master board. Each slave board performs susband analysis psychoacoustic parameter calculation for one channel, and the master board manages bit allocation, quantization, and bit-stream formatting for all channels. Parallel processing and pipelining techniques are used in hardware structure and fast algorithms are applied in each subroutine to implement a real-time process. The implemented system supports multichannel up to 5.1 and various bitrates.

  • PDF

고성능 HEVC 부호기를 위한 루프 내 필터 하드웨어 설계 (Hardware Design of In-loop Filter for High Performance HEVC Encoder)

  • 박승용;임준성;류광기
    • 한국정보통신학회논문지
    • /
    • 제20권2호
    • /
    • pp.335-342
    • /
    • 2016
  • 본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 루프 내 필터의 효율적인 하드웨어 구조를 제안한다. HEVC는 양자화 에러가 발생하는 복원 영상에서 화질을 향상시키기 위해 디블록킹 필터와 SAO(Sample Adaptive Offset)으로 구성된 루프 내 필터를 사용한다. 그러나 루프 내 필터는 추가적인 연산으로 인하여 부호기와 복호기의 복잡도가 증가되는 원인이 된다. 제안하는 루프 내 필터 하드웨어 구조는 수행 사이클 감소를 위해 디블록킹 필터와 SAO를 3단 파이프라인으로 구현되었다. 또한 제안하는 디블록킹 필터는 6단 파이프라인 구조로 구현되었으며, 효율적인 참조 메모리 구조를 위해 새로운 필터링 순서로 수행된다. 제안하는 SAO는 화소들의 처리를 간소화하며 수행 사이클을 감소시키기 위해 한번에 6개의 화소를 병렬 처리된다. 제안하는 루프 내 필터 하드웨어 구조는 Verilog HDL로 설계되었으며, TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 131K개의 게이트로 구현되었다. 또한 164MHz의 동작 주파수에서 4K@60fps의 실시간 처리가 가능하며, 최대 동작 주파수는 416MHz이다.

센서네트워크상의 응용을 위한 터보 복호화 오류정정 기법을 이용한 경량화 비디오 부호화 방법 (Low Complexity Video Encoding Using Turbo Decoding Error Concealments for Sensor Network Application)

  • 고봉혁;심혁재;전병우
    • 대한전자공학회논문지SP
    • /
    • 제45권1호
    • /
    • pp.11-21
    • /
    • 2008
  • 종래의 움직임보상 변환 부호화 기술은 부호화기가 복호화기에 비해 매우 복잡한 구조를 갖는다. 하지만 센서네트워크와 같은 에너지 제한 환경을 위한 경량화 부호화기의 필요성이 대두됨에 따라 부호화기 복잡도와 에너지소비의 대부분을 차지했던 움직임 예측/보상과정을 없애기 위한 새로운 부호화 구조에 대한 연구가 이루어져 왔다. Wyner-Ziv 코딩 기술은 이를 가능하게 하는 대표적인 기술로서 터보 코드와 같은 채널 코드를 이용하여 프레임과 보조정보 사이의 잡음을 제거하여 영상을 복원한다. 이때 부호화기는 단순히 현재 프레임에 대한 패리티 정보만을 생성할 뿐 프레임간의 유사성을 이용하는 어떠한 과정도 수행하지 않기 때문에 매우 간단한 구조를 갖게 된다. 하지만 Wyner-Ziv 코딩 구조에서는 잡음이 많은 보조영상을 이용하여 복호화 할 경우 터보 코드의 복호화 오류가 발생한다. 이러한 복호화 오류는 특히 영상 간 움직임이 많거나 occlusion이 존재하는 경우 더 많이 발생하여 마치 복원된 영상에 Salt & Pepper 같은 잡음이 나타난다. 이러한 잡음은 비록 그 발생빈도는 적지만 복원된 영상의 주관적인 화질을 상당히 떨어뜨린다. 본 논문은 심볼단위의 Wyner-Ziv 코딩구조하의 초경량 부호화 기술과, 잘못된 필터 적용으로 영상의 texture를 손상시키는 경우를 최소하기 위하여 복호화 시 각 화소에 터보 코드 복호화 오류가 있는지 여부를 판단하여 선택적으로 미디언 필터를 적용시키는 기술을 제안한다. 제안된 방법은 종래의 움직임보상 변환 부호화 기술과 비교하여 현저하게 연산량이 감소된 경량화 부호화 기술로서 터보 코드 복호화 오류로 발생하는 잡음과 영상의 texture를 구분하여 필터를 적용함으로써 복원된 영상의 주관적인 화질과 PSNR을 동시에 개선한다. 실험결과 PSNR의 경우 평균 최고 약 0.8dB에 달하는 성능이득 효과를 보였다.

쿼드트리 구조와 SATD를 이용한 HEVC 인코더의 고속 인트라 예측 방식 (A Fast Intra Prediction Method Using Quadtree Structure and SATD in HEVC Encoder)

  • 김영조;김재석
    • 전자공학회논문지
    • /
    • 제51권3호
    • /
    • pp.129-138
    • /
    • 2014
  • 본 논문은 HEVC(high efficiency video coding) 인코더의 인코딩 시간을 줄이기 위한 고속 인트라 예측 방식을 제안한다. 제안하는 고속 인트라 예측 방식은 쿼드트리 구조와 SATD(Sum of Absolute Transformed Differences)를 사용한다. HEVC는 $8{\times}8$ 이상의 블록에서 SATD 값을 구하기 위해 $8{\times}8$ hadamard 변환을 이용한 $8{\times}8$ SATD 값을 사용한다. 제안하는 방식은 $16{\times}16$ 이상의 블록에서 각각의 $8{\times}8$ SATD 결과를 이용해서 최적 SATD 값을 산출한다. 그 후, RDO를 위한 후보 모드의 SATD와 산출된 최적 SATD의 비교를 기반으로 후보 모드를 제거한다. 후보 모드를 제거함으로써 제안하는 방식은 RDO의 연산을 줄이고 전체 인코딩 시간을 줄이게 된다. 제안하는 방식은 $8{\times}8$ 블록에서는 추가로 $4{\times}4$ SATD를 사용하여 최적 SATD를 구한다. 실험 결과 제안하는 방식은 거의 압축 성능 손실 없이 HM 12.1에 비해 5.33%의 인코딩 시간 감소 효과를 얻을 수 있었다.

Recursive 구조를 이용한 MPEG-2 AAC 복호화기의 필터뱅크 구현 (Architecture Design for MPEG-2 AAC Filter bank Decoder using Recursive Structure)

  • 박세기;강명수;오신범;이채욱
    • 한국통신학회논문지
    • /
    • 제29권6C호
    • /
    • pp.865-873
    • /
    • 2004
  • MPEG-2 Advanced Audio Coding(AAC) is widely used in the multi-channel audio compression standards. And it combines hi인-resolution filter bank prediction techniques, and Huffman coding algorithm to achieve the broadcast-quality audio level at very low data rates. The forward and inverse modified discrete transforms which are operated in the encoder and the decoder of the filter bank need many computations. In this paper, we propose suitable recursive structure at IMDCT processing for MPEG-2 AAC real-time decoder. We confirm the memory, the computation speed and complexity of the proposed structure.

소프트웨어 기반 실시간 HEVC 인코더 구현을 위한 병렬화 기법에 관한 연구 (Study of Parallelization Methods for Software based Real-time HEVC Encoder Implementation)

  • 안용주;황태진;이동규;김상민;오승준;심동규
    • 방송공학회논문지
    • /
    • 제18권6호
    • /
    • pp.835-849
    • /
    • 2013
  • ISO/IEC MPEG과 ITU-T VCEG이 공동으로 구성한 JCT-VC (Joint Collaborative Team on Video Coding)가 표준화를 진행한 HEVC (High Efficiency Video Coding)는 H.264/AVC 대비 약 2배 혹은 그 이상의 압축효율을 목표로 표준화가 시작되었다. 하지만, 계층적 구조를 갖는 가변크기 블록의 사용과 재귀적 부호화 구조에 따른 인코더의 복잡도 증가는 개선해야 할 문제점으로 지적되고 있다. HEVC 인코더의 복잡도를 감소시키기 위하여 다양한 고속화 알고리즘들이 제안되고 있으나, 고속화 알고리즘으로 얻을 수 있는 속도 향상만으로 HEVC 인코더의 실시간성을 확보하기에는 어려움이 있다. 본 논문에서는 현재 표준화가 완료된 HEVC 인코더의 실시간 구현을 위하여 SIMD 명령어를 이용한 데이터 수준 병렬화 기법, CPU 및 GPU를 이용한 멀티스레딩 기법과 같은 다양한 병렬화 기법을 소개한다. 또한, 이러한 병렬화 기법들을 HEVC 인코더에 적용하기 위해 적합한 연산 및 기능 모듈에 대하여 소개한다. 본 연구에서 제안한 방법을 HM (HEVC reference model) 10.0에 적용한 결과 $832{\times}480$ 영상의 경우 20~30fps의 부호화 속도를 나타냈으며, $1920{\times}1080$ 영상의 경우 5~10fps의 부호화 속도를 나타내었다.

저지연 HEVC 부호화기를 위한 효율적인 프레임별 양자화 파라미터 할당 방법 (Efficient QP-per-frame Assignment Method for Low-delay HEVC Encoder)

  • 박상효;장의선
    • 방송공학회논문지
    • /
    • 제21권3호
    • /
    • pp.349-356
    • /
    • 2016
  • 본 논문에서는 HEVC 부호화기에서의 주어진 Group of picture(GOP) 구조에 맞추어 양자화 파라미터(Quantization parameter, QP)를 효율적으로 할당하는 방법을 제안한다. HEVC에서는 주어진 GOP 설정에 따라 각 비디오 프레임에 다른 QP값들을 할당할 수 있다. 특히, 낮은 QP값은 중요한 프레임에 할당시키고, 높은 QP값은 덜 중요한 프레임들에 할당하는 QP 변화 전략을 통해 압축률 증가를 꾀할 수 있다. 그러나 지금까지 효율적으로 QP를 할당하는 방법에 대한 정밀한 분석은 철저히 이루어진 바가 없다. HEVC 참조소프트웨어 부호화기에서도 단지 단조로운 QP 할당 방식만을 사용하고 있을 뿐이다. 본 제안기술은 QP할당을 각 GOP마다 적응적으로 하는 방식으로써, 그 기반은 GOP간의 시간적인 동적 활동 특성들을 활용한다는 것에 있다. 실험 결과, 저지연 부호화 환경설정에서 제안기술은 HEVC 테스트 모델(HM)과 비교하여 BD-rate의 관점으로 7.3%의 압축률을 더 이루었으며, 타 QP 할당방식 연구보다도 평균적으로 압축성능이 우월함을 확인하였다.

TMS320C5416을 이용한 SOLA-B 알고리즘과 G.729A 보코더의 음질 향상된 가변 전송률 보코더의 실시간 구현 (Real-time Implementation of Variable Transmission Bit Rate Vocoder Improved Speech Quality in SOLA-B Algorithm & G.729A Vocoder Using on the TMS320C5416)

  • 함명규;배명진
    • 음성과학
    • /
    • 제10권3호
    • /
    • pp.241-250
    • /
    • 2003
  • In this paper, we implemented the vocoder of variable rate by applying the SOLA-B algorithm to the G.729A to the TMS320C5416 in real-time. This method using the SOLA-B algorithm is that it is reduced the duration of the speech in encoding and is played at the speed of normal by extending the duration of the speech in decoding. But the method applied to the existed G.729A and SOLA-B algorithm is caused the loss of speech quality in G.729A which is not reflected about length variation of speech. Therefore the proposed method is encoded according as it is modified the structure of LSP quantization table about the length of speech is reduced by using the SOLA-B algorithm. The vocoder of variable rate by applying the G.729A and SOLA-B algorithm is represented the maximum complexity of 10.2MIPS about encoder and 2.8MIPS about decoder in 8kbps transmission rate. Also it is evaluated 17.3MIPS about encoder, 9.9MIPS about decoder in 6kbps and 18.5MIPS about encoder, 11.1MIPS about decoder in 4kbps according to the transmission rate. The used memory is about program ROM 9.7kwords, table ROM 4.69kwords, RAM 5.2kwords. The waveform of output is showed by the result of C simulator and Bit Exact. Also, the result of MOS test for evaluation of speech quality of the vocoder of variable rate which is implemented in real-time, it is estimated about 3.68 in 4kbps.

  • PDF