• 제목/요약/키워드: Embedded microprocessor

검색결과 115건 처리시간 0.021초

A Creative Solution of Distributed Modular Systems for Building Ubiquitous Heterogeneous Robotic Applications

  • Ngo Trung Dung;Lund Henrik Hautop
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
    • /
    • pp.410-415
    • /
    • 2004
  • Employing knowledge of adaptive possibilities of agents in multi-agents system, we have explored new aspects of distributed modular systems for building ubiquitous heterogeneous robotic systems using intelligent building blocks (I-BLOCKS) [1] as reconfigurable modules. This paper describes early technological approaches related to technical design, experimental developments and evaluation of adaptive processing and information interaction among I-BLOCKS allowing users to easily develop modular robotic systems. The processing technology presented in this paper is embedded inside each $DUPLO^1$ brick by microprocessor as well as selected sensors and actuators in addition. Behaviors of an I-BLOCKS modular structure are defined by the internal processing functionality of each I-Block in such structure and communication capacities between I-BLOCKS. Users of the I-BLOCKS system can easily do 'programming by building' and thereby create specific functionalities of a modular robotic structure of intelligent artefacts without the need to learn and use traditional programming language. From investigating different effects of modern artificial intelligence, I-BLOCKS we have developed might possibly contain potential possibilities for developing modular robotic system with different types of morphology, functionality and behavior. To assess these potential I-BLOCKS possibilities, the paper presents a limited range of different experimental scenarios in which I-BLOCKS have been used to set-up reconfigurable modular robots. The paper also reports briefly about earlier experiments of I-BLOCKS created on users' natural inspiration by a just defined concept of modular artefacts.

  • PDF

System identification of soil behavior from vertical seismic arrays

  • Glaser, Steven D.;Ni, Sheng-Huoo;Ko, Chi-Chih
    • Smart Structures and Systems
    • /
    • 제4권6호
    • /
    • pp.727-740
    • /
    • 2008
  • A down hole vertical seismic array is a sequence of instruments installed at various depths in the earth to record the ground motion at multiple points during an earthquake. Numerous studies demonstrate the unique utility of vertical seismic arrays for studying in situ site response and soil behavior. Examples are given of analyses made at two sites to show the value of data from vertical seismic arrays. The sites examined are the Lotung, Taiwan SMART1 array and a new site installed at Jingliao, Taiwan. Details of the installation of the Jingliao array are given. ARX models are theoretically the correct process models for vertical wave propagation in the layered earth, and are used to linearly map deeper sensor input signals to shallower sensor output signals. An example of Event 16 at the Lotung array is given. This same data, when examined in detail with a Bayesian inference model, can also be explained by nonlinear filters yielding commonly accepted soil degradation curves. Results from applying an ARMAX model to data from the Jingliao vertical seismic array are presented. Estimates of inter-transducer soil increment resonant frequency, shear modulus, and damping ratio are presented. The shear modulus varied from 50 to 150 MPa, and damping ratio between 8% and 15%. A new hardware monitoring system - TerraScope - is an affordable 4-D down-hole seismic monitoring system based on independent, microprocessor-controlled sensor Pods. The Pods are nominally 50 mm in diameter, and about 120 mm long. An internal 16-bit micro-controller oversees all aspects of instrumentation, eight programmable gain amplifiers, and local signal storage.

드론을 활용하고 음성 FFT분석에 기반을 둔 컨베이어 시스템의 원격 고장 검출 (Remote Fault Detection in Conveyor System Using Drone Based on Audio FFT Analysis)

  • 염동주;이보희
    • 융합정보논문지
    • /
    • 제9권10호
    • /
    • pp.101-107
    • /
    • 2019
  • 본 논문은 화력 발전소 및 시멘트 산업에서 필요한 원자재의 운송 수단에 사용되는 컨베이어 시스템에서의 고장을 검출하는 방법을 제안하였다. 산업현장에서 사람이 접근하기가 힘들고 넓은 공간에 시스템이 동작 하는 점을 고려하여 소형 드론을 설계하였고 컨베이어의 이상을 감지하기 위하여 컨베이어에 내장된 모터의 이상 소음을 감지하는 방법을 임베디드 환경으로 설계하여 드론에 장착하는 구조로 제안하였다. 시스템을 임베디드 마이크로프로세서에 적용하기 위하여 제한된 메모리와 수행 시간을 고려한 하드웨어 및 알고리즘을 제안하였으며 주파수 분석을 통해 고장의 경향을 파악하여 알고리즘 화 하였다. 이때 고장 판별 방식은 측정을 통하여 피크주파수를 측정하고 고주파수의 연속성을 감지하는 방식으로 고장에 의한 소음의 높은 주파수를 분석하여 고장진단을 시행할 수 있었다. 제안된 시스템은 실제 화력 발전소에서 취득한 데이터를 바탕으로 실험 환경을 구성하였으며 드론에 설계된 시스템을 탑재하여 가상 환경 실험을 하여 제안된 시스템의 유용성을 확인하였다. 향후에는 드론의 비행 안정성 향상과 고장 주파수에 대한 좀 더 정밀한 방법을 사용하여 판별성능을 향상 시키는 연구가 요구된다.

FPGA를 이용한 32-Bit RISC-V 프로세서 설계 및 평가 (Design and Evaluation of 32-Bit RISC-V Processor Using FPGA)

  • 장선경;박상우;권구윤;서태원
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제11권1호
    • /
    • pp.1-8
    • /
    • 2022
  • RISC-V는 오픈 소스 명령어 집합 구조로, 간단한 기본 구조를 가지며 목적에 따라 명령어 집합을 유연하게 확장할 수 있다. 본 논문에서는 소형, 저전력 32-bit RISC-V 프로세서를 설계하여 RISC-V 임베디드 시스템 연구를 위한 기반을 마련하고자 하였다. 설계한 프로세서는 2단계 파이프라인으로 구성하였고, RISC-V ISA 중 FENCE, EBREAK 명령어를 제외한 32-bit 정수형 ISA 및 인터럽트 처리를 위한 특권 ISA를 지원한다. Vivado Design Suite를 이용하여 합성한 결과 Xilinx Zynq-7000 FPGA에서 1895개의 LUT 및 1195개의 플립플롭을 사용하였고, 0.001W의 전력을 소모하였다. 이를 GPIO, UART, 타이머와 함께 시스템을 구성하여 합성하였고, FPGA 상에서 FreeRTOS를 포팅하여 16MHz에서의 동작을 검증하였다. Dhrystone, Coremark 벤치마크를 통해 성능을 측정하여 목적에 따라 확장 가능한 저전력 고효율 프로세서임을 보였다.

비동기식 임베디드 프로세서를 위한 적응형 파이프라인 구조 (Adaptive Pipeline Architecture for an Asynchronous Embedded Processor)

  • 이승숙;이제훈;임영일;조경록
    • 대한전자공학회논문지SD
    • /
    • 제44권1호
    • /
    • pp.51-58
    • /
    • 2007
  • 본 논문은 비동기식 프로세서에서 동작 상황에 따라 파이프라인 구조가 변경 가능하고 명령어 종류에 따라 병렬처리를 지원하는 적응형 파이프라인 구조를 제안하였다. 제안된 구조는 동작이 불필요한 스테이지를 건너뛰는 스테이지 스키핑(stage-skipping)과 다음 스테이지가 비어 있으면 현재 스테이지와 다음 스테이지를 하나로 통합하는 스테이지 통합(stage-combining) 기법을 지원한다. 이 기법들은 명령어 종류에 따라 서로 다른 데이터패스를 사용하는 명령어들을 병렬로 처리하여 머신 사이클을 단축시켜 프로세서의 동작 속도를 증가시킨다. 본 논문에서는 제안된 파이프라인 구조를 적용한 ARM 명령어 호환 프로세서를 설계하였다. 이 프로세서는 VHDL로 설계한 후 $0.35-{\mu}m$ CMOS 표준 셀 라이브러리를 이용하여 합성되었다. SPEC2000 벤치마크를 사용하여 성능을 평가한 결과, 타겟 프로세서는 평균 365 MIPS의 속도로 동작하여 영국 맨체스터 대학에서 개발한 비동기 프로세서인 AMULET3i에 비해 2.3배 높은 성능을 보였다. 제안된 파이프라인 기법과 프로세서 구조는 고속 비동기식 프로세서 설계에 적용 가능하다.