• ETRI Journal
• /
• v.37 no.5
• /
• pp.1001-1011
• /
• 2015

Since just-in-time (JIT) has considerable overhead to detect hot spots and compile them at runtime, using sophisticated optimization techniques for embedded devices means that any resulting performance improvements will be limited. In this paper, we introduce a novel static Dalvik bytecode optimization framework, as a complementary compilation of the Dalvik virtual machine, to improve the performance of Android applications. Our system generates optimized Dalvik bytecodes by using Low Level Virtual Machine (LLVM). A major obstacle in using LLVM for optimizing Dalvik bytecodes is determining how to handle the high-level language features of the Dalvik bytecode in LLVM IR and how to optimize LLVM IR conforming to the language information of the Dalvik bytecode. To this end, we annotate the high-level language features of Dalvik bytecode to LLVM IR and successfully optimize Dalvik bytecodes through instruction selection processes. Our experimental results show that our system with JIT improves the performance of Android applications by up to 6.08 times, and surpasses JIT by up to 4.34 times.

• Journal of KIISE:Computer Systems and Theory
• /
• v.35 no.9_10
• /
• pp.485-496
• /
• 2008

As the complexity of SoC (System-on-Chip) design increases dramatically. traditional system performance analysis and verification methods based on RTL (Register Transfer Level) are no more valid for increasing time-to-market pressure. Therefore a new design methodology is desperately required for system verification in early design stages. and hardware software (HW-SW) cosimulation at TLM (Transaction Level Modeling) level has been researched widely for solving this problem. However, most of HW-SW cosimulators support few restricted ion levels only, which makes it difficult to integrate HW-SW cosimulators with different ion levels. To overcome this difficulty, this paper proposes a multipurpose framework for HW SW cosimulation to provide systematic SoC design flow starting from software application design. It supports various design techniques flexibly for each design step, and various HW-SW cosimulators. Since a platform design is possible independently of ion levels and description languages, it allows us to generate simulation models with various ion levels. We verified the proposed framework to model a commercial SoC platform based on an ARM9 processor. It was also proved that this framework could be used for the performance optimization of an MJPEG example up to 44% successfully.

• Smart Media Journal
• /
• v.3 no.4
• /
• pp.9-15
• /
• 2014

A virtual platform models a processor core and the peripheral devices constituting the SoC in software. Major companies utilize a variety of platforms for product development with optimal SW+SoC integrated system architecture design and IP reuse based Top-Down design flow using a virtual platform. In this paper, we propose a virtual platform based on OpenRISC, an open source RISC based core. The proposed virtual platform supports high speed emulation of approximately 20 MIPS using DBT (Dynamic Binary Translation).

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.872-873
• /
• 2008

스크래치박스를 이용한 임베디드 응용 소프트웨어 통합개발환경은 응용 프로그램 개발자들에게 타겟종류에 관계없이 일관된 개발 환경을 제공하는 것을 목적으로 하고 있다. 응용 프로그램 개발자들은 개발하고자하는 응용 프로그램의 실행환경(타겟)에 따라 개발 및 실행 환경 구축에 많은 시간을 소비한다. 따라서 이러한 개발 및 실행 환경 구축을 용이하게 해주는 통합개발환경을 응용 프로그램 개발자들에게 제공함으로써 응용 프로그램 개발 기간을 단축시킬 수 있다. 또한 다양한 실행 환경을 제공함으로써 응용 프로그램 개발자들이 자신이 개발한 응용 프로그램을 적절히 테스트 해 볼 수도 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.4
• /
• pp.50-61
• /
• 2010

Nowadays, the SoC is watched by all over the world with interest. The design trend of the SoC is hardware and software co-design which includes the design of hardware structure in RTL level and the development of embedded software. Also the technology is toward deep-submicron and the observability of the SoC's internal state is not easy. Because of the above reasons, the SoC debug is very difficult and time-consuming. So we need a reliable debugger to find the bugs in the SoC and embedded software. In this paper, we developed a hardware debugger named OCD. It is based on IEEE 1140.1 JTAG standard. In order to verify the operation of OCD, it is integrated into the 32bit RISC processor - Core-A (Core-A is the unique embedded processor designed by Korea) and is tested by interconnecting with software debugger. When embedding the OCD in Core-A, there is 14.7% gate count overhead. We can modify the DCU which occupies 2% gate count in OCD to adapt with other processors as a debugger.

• Electronics and Telecommunications Trends
• /
• v.21 no.1 s.97
• /
• pp.82-93
• /
• 2006

특정 산업용 기기의 제어를 위해 사용되던 임베디드 시스템이 유무선 통신 네트워크와 접목으로 디지털 정보가전, 의료, 항공, 군사 등 전 산업 분야로 확대되는 “Embedded,Everywhere” 시대가 도래하고 있다. 임베디드 시스템은 실시간 처리, 저전력 등의 물리적 특성과 하드웨어(HW)와 소프트웨어(SW)의 동시 설계, 리소스의 절제된 사용 등의 특성을 반영해야 하므로 시스템 개발 전 과정에서 이러한 특성을 만족시키는 개발체계의 구축이 필요하다. 특히, 임베디드 소프트웨어의 공통. 핵심 기술을 자산화하여 체계적으로 재사용할 수 있는 환경 구축은 기술의 중복 개발을 최소화하고, 기술의 가치를 지속적으로 증대시킨다. 따라서, 고품질의 임베디드 시스템을 적시에 경제적으로 개발할 수 있는 임베디드 시스템 개발방법론과 임베디드 소프트웨어 재사용 체계의 개발 및 보급 기술은 소프트웨어 산업 경쟁력 향상에 공통적으로 필요한 기반 기술로 활용될 수 있다. 본 고에서는 신 성장 미래 산업의 기반이 되는 임베디드 시스템을 위한 개발 방법론과 재사용 체계 구축에 대한 동향을 기술한다.

• IEMEK Journal of Embedded Systems and Applications
• /
• v.9 no.4
• /
• pp.245-251
• /
• 2014

Wireless Sensor Networks(WSNs) are applied to many monitoring applications. Present sensor nodes can perform many functions at the same time and contain complex software. During the lifetime of sensor nodes, they are required to reprogram their software because of their new functions, software, software bug fixes. The nodes are inaccessible physically or it is very difficult to upgrade their software by one by one. To upgrade the software of sensor nodes in WSNs remotely, this paper presents an energy efficient method by selecting an optimal relay node. The CHR(Cluster Head Relay) method is compared with SPIN and RANDOM method. Three methods are simulated in NS-2 with the same environmental parameters. Simulation results show that CHR shows faster update time and less power consumption compared with other two methods.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10b
• /
• pp.346-348
• /
• 2004

최근 개발되는 임베디드 시스템의 경우 하드웨어와 소프트웨어의 구조가 매우 복잡해짐에 따라, 시스템에 탑재되는 소프트웨어의 신뢰성 확보를 위한 테스트 절차가 요구되고 있다. 특히 시스템에 탑재되는 소프트웨어는 다중 함수에 의해 의사결정이 되면서. 시스템 디자인 단계에서 요구되는 스펙(Specification)을 만족하지 못하는 경우가 빈번하게 발생한다 본 논문에서는 임베디드 소프트웨어의 자동화된 테스트를 위해 요구되는 검증 모듈을 디자인하고 구현하였다 검증 모듈은 요구사항 기반으로 설계되었으며, 각각의 요구사항을 만족하는 검증 모듈을 구현하여 실제 상용화 제품에 대한 테스트를 진행하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.174-177
• /
• 2011

Software 개발 과정 전체에 걸쳐서 적절한 도구의 활용은 개발의 품질과 생산성을 크게 향상시킬 수 있는 수단이다. 근래에는 상용 도구들 뿐 아니라 공개 (open source) software 기반의 개발 도구들도 많이 나와 있다. 그러나 이러한 도구들의 실제 활용률은 높은 편이 아니다. 본 논문에서는 많은 공개 software 기반의 개발 도구들 중에서 사용 빈도가 높고 우수한 도구들을 선정하여 그 도구들의 유형을 일반과 embedded software 용으로 분류하고, 일반 software 용 개발 도구들을 3 단계로 나누어 점진적으로 도입하는 기준을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10b
• /
• pp.385-387
• /
• 2003

하드웨어 비중이 큰 임베디드 시스템 특성상, 하드웨어 중심적인 품질 측정 및 평가가 이루어져 왔으나, 소프트웨어 규모 증가로 인해 임베디드 시스템에서도 소프트웨어 품질에 대한 체계적인 관리의 필요성이 대두 되고 있다. 이에 본 연구에서는 임베디드 시스템 소프트웨어 측정을 위한 품질 특성을 조사 하였으며, LG산전 인버터 시스템에 대한 품질 메트릭 추출을 통해 임베디드 시스템 제품의 품질 측정 가능성을 확인하였다.