• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.76-85
• /
• 2011

본 논문에서는 외적요인에 따른 RSS 특성을 분석하고, RSS를 이용한 효율적인 실시간 실외 위치 추적 알고리즘과 그에 기반 한 시스템을 제안하였다. 제안된 알고리즘은 지정된 공간 내에서의 위치별 신호 세기를 DB화하여 칼만 필터 이론을 적용한 예측을 통한 정확한 좌표를 선별하는 방법을 적용하여 위치 추적의 정확도를 높였다. 제안된 알고리듬의 검증을 위한 하드웨어 장치로는 802.15.4(ZigBee) 네트워크 환경에서 위치 정보를 전송하기 위해 태그(Tag), AP(Access Point), 데이터 수집기(Data Receiver) 등으로 구현하였다. 각각의 하드웨어는 Texas Instrument(TI)사의 MSP430 마이크로프로세서와 CC2420 무선통신 칩을 사용하여 구현되었다. 또한 태그 위치를 2차원 평면상에 나타내기 위한 실시간 위치 추적 프로그램을 구현하였다. 제안된 알고리즘에 기반 한 실시간 위치추적 시스템을 구축하여 태그의 위치를 추적한 결과 외적요인에 비교적 안정한 RSS 값을 갖는 실외 환경에서는 19.12cm의 평균 거리 오차와 5.31cm의 표준편차를 갖는 실시간 위치 추적 시스템의 효율성과 정확성이 나타남을 확인 할 수 있었다. 한편, 외적요인에 의해 불안정한 RSS 값을 갖는 실내 환경에서는 제안한 알고리즘과 그에 기반 한 시스템이 정확한 실시간 위치 추적에 다소 어려움이 있음을 확인 할 수 있었다.

• 한국콘텐츠학회논문지
• /
• 제13권3호
• /
• pp.141-151
• /
• 2013

2000년대 이후 폭발적으로 증가한 사이버 공간에 대한 활용으로 인해 인간의 삶은 과거와 다르게 큰 발전에 발전을 거듭함과 동시에 사이버 범죄라는 신종 범죄가 증가하게 되는 원인이 되었다. 이러한 사이버 범죄는 과거의 물리적 형태의 범죄와 달리 사이버 공간이라는 특징을 바탕으로 일어나는 범죄로서, 비대면성 익명성 전문성 기술성 반복성 계속성 등을 가지는 특징이 있다. 사이버 범죄 발생추이를 살펴보면, 2003년에 비해 2010년에는 거의 두 배에 가까운 범죄가 발생하고 있다. 주로 일반 피싱 음란물 유포 등과 같은 일반 사이버 범죄가 대부분이었으며, 사이버 범죄를 저지르는 범죄자들의 연령대가 다른 범죄들에 비해 낮은 모습을 보여주었다. 최근 사이버 범죄에 대해서 경찰에서는 '사이버테러 대응 센터'를 설치하여 대응하고 있으나, 예방 및 수사조직의 분산, 수사상의 문제점, 제도상의 문제점 등으로 인해 효과적으로 대처하지 못하고 있다. 따라서 경찰의 문제점을 보완하기 위하여 이 연구에서는 민간경비를 통해 사이버 범죄를 예방하기 위한 방안으로 물리적 경비를 통해 서버룸과 같은 주요시설에 접근을 통제하며 우수한 사이버 전문요원을 육성하는 기본적인 형태의 범죄예방을 비롯하여, 사이버 범죄 컨설팅 및 관련 법령 개정에 관하여 살펴보았다.

• 한국산학기술학회논문지
• /
• 제18권1호
• /
• pp.21-31
• /
• 2017

본 논문에서는 Zynq SoC 플랫폼을 사용하여 노이즈 영상의 경계선 검출 및 노이즈 감소를 위한 부분 재구성 시스템을 설계한다. 실시간 1080p 영상 시퀀스의 처리를 위한 높은 연산량을 제공하기 위해 재구성이 가능한 Programmable Logic 영역을 사용하고 하드웨어 필터를 구현한다. 또한 하드웨어 필터들은 부분 재구성 가능한 영역을 활용한 자동 재구성 기능을 통해 제한된 환경의 임베디드 시스템에서 더욱 더 효과적으로 하드웨어 자원 활용을 가능하게 한다. 주어진 한계점을 넘는 잡음을 포함한 입력 영상의 경우 적응적 노이즈 제거를 위한 필터링 연산을 하드웨어에 자동 재구성하여 수행함으로써 제안된 시스템은 향상된 경계선 검출 결과를 보여 주고 있다. 제안 하는 시스템을 사용하여 영상 시퀀스의 잡음 밀도에 따라 영상 처리 필터의 bitstream이 스스로 재구성 되었을 때 경계선 검출의 정확도에 대한 결과가 향상된 것을 (14~20배 PFOM) 구현 결과에서 보여 준다. 또한, ZyCAP을 사용하여 구현 한 경우 2.1배 빠르게 부분 재구성함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제42권2호
• /
• pp.61-74
• /
• 2005

디지털 멀티미디어 방송(DMB)은 대용량의 멀티미디어 정보를 무선환경의 이동체에 전송하기 위해 제안된 방식이다. 이러한 멀티미디어 서비스를 제공하기 위해 DM시스템은 COFDM 변조방식을 사용하여 다중 경로 페이딩 현상을 극복하고, 동시에 강력한 채널오류 정정 능력을 필요로 한다. DMB 수신기를 위한 비터비 디코더(구속장 7, code rate 1/4)는 가변 부호화된 데이터의 복호화를 수행해야 하고, 방송시스템이므로 실시간으로 동작하기 위해서 효율적인 구조를 가져야 한다. 따라서 DMB 시스템을 위한 비터비 디코더를 구현하기 위해서는 복호화 과정을 고속으로 수행할 수 있는 별도의 전용 하드웨어 모듈을 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있는 결합된 Add-Compare-Select(ACS)와 Path Metric Normalization(PMN)구조를 새롭게 제안하고자 한다. PMN구조에서의 단점인 comparison tree에 의한 임계 경로(critical path)의 문제를 고정치(fixed value)에 의한 선택 알고리즘을 적용함으로써 고속 동작이 가능하게 하였고, ACS구조에서는 분할 기법(decomposition method)과 선계산(pre-computation)을 이용하여 덧셈기, 비교기, 표준화기의 복잡도를 줄일 수 있도록 하였다. 시뮬레이션 결과 펑처드 비터비 디코더는 일반적인 구조를 적용했을 때 보다 면적 $3.78\%$, 전력소모 $12.22\%$, 최대 게이트 지연 $23.80\%$의 감소율을 보였다.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.495-498
• /
• 2018

본 논문에서는 의료 및 산업용 X-선 발생장치의 선량평가를 위한 면적선량계(DAP)의 시스템을 제안한다. 제안하는 시스템은 Ion-Chamber를 이용한 면적선량 측정기술을 기반으로 진단용 X-선 장치에 의해 발생된 피폭선량을 명확히 측정할 수 있다. 면적선량계의 하드웨어부는 공기 중에서 X-선에 의해 전리되는 전하의 양을 측정한다. 미소 전류를 통한 누적선량 측정을 위한 고속 처리 알고리즘부는 입력 손실 없이 낮은 구현비용(전력)으로 X-선에 의해 전리되는 전하의 양을 측정한다. X-선 발생장치의 동작에 동기화된 유무선 송수신 프로토콜부는 통신 속도를 향상시킨다. 연동 및 에이징을 위한 PC 기반 제어 프로그램부는 실시간으로 발생된 X-선량을 측정하여 PC용 GUI를 통해 측정 그래프 및 수치 모니터링이 가능하도록 한다. 제안된 시스템의 성능을 공인시험기관에서 평가한 결과, 각각의 에너지 대역(30, 60, 100, 150kV)에서 면적선량계에 측정되는 값이 선형적으로 증가됨을 확인할 수가 있었다. 또한 4등분한 지점에서 측정기의 지시치에 대한 표준편차가 ${\pm}1.25%$를 나타내어서 면적선량계가 위치에 관계없이 균일한 측정값을 나타냄을 확인하였다. 한편, ${\pm}4.2%$의 불확도가 측정되어서 국제 표준인 ${\pm}15%$ 이하에서 정상동작 됨이 확인되었다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.37-47
• /
• 2016

광폭입력함수 전용 멀티플렉서가 슬라이스 구조에 포함되는 상용 FPGA의 현실적 제약 조건을 학계의 대표적 논리 표현 방식인 AIG (And-Inverter Graph)를 근간으로 개발된 FPGA 매핑 알고리즘에 적용하였다. AIG를 LUT (Look-Up Table)으로 매핑할 때 중간 구조로서 컷을 열거하는 데 이들 중에서 멀티플렉서를 인식해 낸 후 이들이 매핑될 때 지연 시간 및 면적을 복잡도 증가 없이 계산하도록 하였다. 이 때 트리 형성 전제 조건인 대칭성과 단수 제약 요건도 검사하도록 하였다. 또한, 멀티플렉서 트리의 루트 위치를 RTL 코드에서 찾아내고 이를 보조 출력 형태로 AIG에 추가하도록 하였다. 이 위치에서 섀넌확장을 통해 멀티플렉서 트리 구조를 의도적으로 합성한 후 최적 AIG에 겹치도록 하는 접근 방법을 최초로 제안하였다. 이때 무손실 합성을 가능하게 하는 FRAIG 방식이 응용되었다. 두 가지 프로세서에 대해 제안된 접근 방법과 기법들을 적용하여 약 13~30%의 면적 감소 및 최대 32%까지의 지연 시간 단축을 달성하였다. AIG 트리에 특정 구조를 의도적으로 주입시키는 접근 방법은 향후 캐리 체인 등에 확장 적용하는 연구가 진행될 것이다.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.15-25
• /
• 2012

FPGA용 CAD툴에 대한 학계의 연구는 상용 FPGA에 적용하기에는 단순하고 비효율적인 아키텍처를 가정하고 있기 때문에 실용성 측면에서 뒤처져 왔다. 최근 상용 FPGA 아키텍처의 배치 위치 및 배선 그래프 데이터베이스를 구축하고 인터페이스를 제공함으로써 상용 FPGA에 적용할 수 있는 배치 배선 툴의 개발을 가능하게 하려는 시도가 있었다. 본 논문은 신규 FPGA 아키텍처로 개발되고 있는 K-FPGA의 경쟁력을 벤치마킹 할 수 있는 툴킷 개발에 대해 기술한다. 이는 학계 CAD 툴의 실용성 한계를 한층 더 확장하고 있다. 기존 상용 툴과 매핑, 패킹, 배치, 배선 각 단계 별로 데이터를 교환할 수 있어 세부 툴별 비교 평가가 가능하며 이전 단계의 결과물을 기다리거나 결과의 질에 영향을 받지 않으면서 각 단계를 독립적으로 개발할 수 있는 체계를 구축하였다. 또한, 상용 FPGA의 아키텍처를 추출하여 단위 셀 라이브러리를 구축함으로써 FPGA 아키텍처의 신규 개발 시 참조 설계 역할을 할 뿐만 아니라 상시 벤치마킹 환경을 제공하도록 하였다. 특히, 아키텍처 정보를 툴 내에 하드 코딩하지 않고 하드웨어 설계자에게 익숙한 표준 HDL 형식으로 기술하여 읽어 들일 수 있도록 함으로써 아키텍처에 수시로 다양한 변경을 시도하면서 최적화해도 툴이 유연하게 수용할 수 있는 데이터 구동 방식의 툴 개발을 추구하였다. 실험을 통해 단위 셀 라이브러리 및 툴 기능을 검증하였으며 개발 중에 변경되고 있는 FPGA 아키텍처 상에서 임의의 설계를 매핑해 보고 정상 동작할 지 시뮬레이션으로 검증할 수 있음을 확인하였다. 배치 및 배선 툴이 개발 중이며 이들이 완성되면 실용적이고 다양한 신규 FPGA 아키텍처들을 개발하고 그 경쟁력을 평가할 수 있게 될 뿐만 아니라 신규 아키텍처를 위한 최적화 CAD 툴 개발 연구가 활발해지는 시너지 효과도 기대할 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제19권3호
• /
• pp.63-71
• /
• 2014

본 논문에서는 CDMA2000 1xEV-DO의 매체 접근 제어 계층에서 현재 순방향 오류 정정 방법으로 사용되고 있는 리드-솔로몬 복호화 과정의 수행 시간을 다양한 채널 조건에서 분석하였다. 그 결과, 트래픽 채널의 패킷 손실률이 특정 수준 이상으로 높을 경우 리드-솔로몬 복호기의 수행 시간이 길어져 MPEG-4 비디오의 시간 제약을 보장할 수없음을 확인하였다. 이러한 문제를해결하기 위해서본 연구에서는3가지의 기법을제시하였다. 첫째, 정적기법은 패킷 손실률이 특정 임계값 이상일 경우 리드-솔로몬 복호를 생략함으로써 MPEG-4의 시간 제약을 맞춘다. 두 번째 동적 기법은 패킷 손실률이 높더라도 모든 리드-솔로몬 복호를 생략하지는 않고MPEG-4의 시간 제약을 맞출 수 있는 범위 안에서 최대한으로 복구를 수행한다. 마지막 기법인 비디오 인지 동적 기법은 동적 기법과 비슷하지만 비디오 복호에 대한 기여도에 따른 우선 순위 기반으로 복구를 함으로써 비디오의 품질을 더욱 향상시키는 것이다. 우리는 본 논문에서 제안한 기법들을 활용하는 것이 실시간 비디오방송의 서비스 품질을 크게 향상시킬 수 있음을 다양한 실험을 통해 입증하였다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

• 대한전자공학회논문지SP
• /
• 제45권2호
• /
• pp.49-64
• /
• 2008

최근에 휴먼 컴퓨터 인터페이스 분야에서 사용자의 시선 위치를 파악하여 더욱 편리한 입력장치를 구축하고자 하는 연구가 많이 진행되고 있다. 하지만 복잡한 하드웨어 구성으로 제품의 가격이 매우 비싸고, 까다로운 사용자 캘리브레이션 과정으로 인해 시스템의 사용에 어려움을 겪는다. 본 논문에서는 HMD(Head Mounted Display)에 USB 카메라와 적외선을 반사시키는 hot-mirror와 적외선 조명을 이용한 시선 추적 모듈을 부착하고, 이를 통해 획득한 눈 영상의 2차원적인 분석과 간단한 사용자 캘리브레이션 과정을 통해 시선 위치를 파악하는 방법을 제안한다. HMD는 사용자의 얼굴 움직임과 함께 움직이므로, 얼굴움직임에 영향을 받지 않는 시선 추적 시스템을 구현할 수 있다. 또한, 시선 추적 시스템을 3차원 1인칭 슈팅 게임에 적응하여, 캐릭터의 시선 방향을 조정하고, 적 캐릭터를 조준하여 사격이 가능하도록 하여, 게임의 몰입감과 흥미성을 높일 수 있게 하였다. 실험 결과, 한 대의 데스크톱 컴퓨터 환경에서 게임과 시선 추적 시스템이 실시간으로 동작 가능했으며, 약 $0.88^{\circ}$의 시선 위치 추출 오차를 보였다. 또한 3차원 1인칭 슈팅게임에서 일반 마우스의 역할을 시선 추적 시스템이 문제없이 대신할 수 있음을 확인하였다.