• 한국정보통신학회논문지
• /
• 제24권12호
• /
• pp.1688-1696
• /
• 2020

기존 클라우드 기반 Internet-of-Things(IoT) 시스템의 네트워크 정체와 서버 과부하로 인한 지연, 데이터 이동으로 인한 보안 및 프라이버시 이슈를 해결하기 위하여 엣지 기반의 IoT 시스템으로 IoT의 패러다임이 움직이고 있다. 하지만 엣지 기반의 IoT 시스템은 여러 제약으로 인하여 처리 성능과 동작의 유연성이 부족한 치명적인 문제점을 가지고 있다. 처리 성능을 개선하기 위하여 응용 특화 하드웨어를 엣지 디바이스에 구현할 수 있지만, 고정된 기능으로 인하여 특정 응용 이외에는 성능 향상을 보여줄 수 없다. 본 논문은 엣지 디바이스의 제한된 하드웨어 자원에서 다양한 응용 특화 하드웨어를 주문형 부분 재구성을 통해 사용할 수 있고, 이를 통해 엣지 디바이스의 처리 성능과 동작의 유연성을 증가시킬 수 있는 엣지 중심의 Metamorphic IoT(mIoT) 플랫폼을 소개한다. 실험 결과에 따르면, 재구성 알고리즘을 엣지에서 실행하는 엣지 중심의 mIoT 플랫폼은 재구성 알고리즘을 서버에서 실행하는 이전 연구에 비해 엣지의 서버 접근 횟수를 최대 82.2% 줄일 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.670-673
• /
• 2008

C 프로그램을 사용하여 증명된 최적화된 알고리즘과 수식은 검증을 위해 Verilog와 같은 hardware description language를 통하여 다시 한번 분석하여 하드웨어 구현에 적합하도록 수정하여 최적화하여야 한다. 그 이유는 C 언어의 sequential한 특성이 하드웨어를 직접 구현 하는 데에 본질적으로 틀리기 때문이다. 알고리즘적인 접근과 더불어 하드웨어적으로 2중적으로 검증된 하드웨어 IP는 Altera 임베디드 시스템을 활용하여, ARM9이 내장되어 있는 Altera Excalibur FPGA에 매핑되어 실제 칩 프로토타입 IP로 구현한다. 구현된 유한체 연산 IP들은 실제적인 암호 시스템으로 구현되기 위하여, 193 비트 이상의 타원 곡선 암호 연산 IP를 구성하는 라이브러리 모듈로 사용될 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권6호
• /
• pp.669-678
• /
• 2002

최근 시각 관련 측정기 개발에 대한 국내의 관심이 높아지고 있다. 이에 본 논문은 자동 시각 굴절력 곡률계의 전자 부문 소프트웨어와 하드웨어 시스템을 개발하였다. 광학 부문으로부터 나오는 영상 을 이용하여 전자 부문 시스템에서 내부 처리를 거친 후 정확한 시각 측정치를 검사자에게 알려 줄 수 있다면 잘못 측정되는 측정 횟수를 잠재적으로 크게 줄일 수 있을 것이다. 전자 부문 시스템은 소프트웨어와 하드웨어의 두 부분으로 나뉘어 개발되었는데, 소프트웨어 부분은 형태학적 필터링과 그레이 레벨의 신호 강조 기술 등을 이용하여 행해짐으로써, 보다 향상된 굴절력 치수를 도출할 수 있게 개발하였고, 하드웨어 부분은 기존의 시스템들과 동일한 기능을 수행함과 동시에 하드웨어의 변경 없이도 소프트웨어의 변경을 자유롭게 행할 수 있도록 구성하여 개발기간을 크게 줄일 수 있고 나아가 응용 확장 등도 용이하다는 장점을 가지게 되었다. 그리하여 전자 부문 시스템은 정확한 측정값 도출이 어려운 시각 영상에 적용되어 효과적으로 오차를 줄임으로써 보다 효율적인 시각 측정을 가능하게 하였다.

• 대한의용생체공학회:의공학회지
• /
• 제28권6호
• /
• pp.803-810
• /
• 2007

Although synthetic aperture focusing techniques can improve the spatial resolution of ultrasound imaging, they have not been employed in a commercial product because they require a real-time N-channel beamformer with a tremendously increased hardware complexity for simultaneous beamforming along M multiple lines. In this paper, a hardware-efficient beamformer architecture for synthetic aperture focusing is presented. In contrast to the straightforward design using NM delay calculators, the proposed method utilizes only M delay calculators by sharing the same values among the focusing delays which should be calculated at the same time between the N channels for all imaging points along the M scan lines. In general, synthetic aperture beamforming requires M 2-port memories. In the proposed beamformer, the input data for each channel is first upsampled with a 4-fold interpolator and each polyphase component of the interpolator output is stored into a 2-port memory separately, requiring 4M 2-port memories for each channel. By properly limiting the area formed with the synthetic aperture focusing, the input memory buffer can be implemented with only 4 2-port memories and one short multi-port memory.

• Journal of Power Electronics
• /
• 제16권5호
• /
• pp.1851-1860
• /
• 2016

The traction motors in electric multiple unit (EMU) trains are powered by AC-DC-AC converters, and the DC link voltage is generated by single phase PWM converters, with a fluctuation component under twice the frequency of the input catenary AC grid, which causes fluctuations in the motor torque and current. Traditionally, heavy and low-efficiency hardware LC resonant filters parallel in the DC side are adopted to reduce the ripple effect. In this paper, an analytical model of the ripple phenomenon is derived and analyzed in the frequency domain, and a ripple control scheme compensating the slip frequency of rotor vector control systems without a hardware filter is applied to reduce the torque and current ripple amplitude. Then a relatively simple discretization method is chosen to discretize the algorithm with a high discrete accuracy. Simulation and experimental results validate the proposed ripple control strategy.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.131-134
• /
• 2007

본 논문에서는 알고리즘의 테스트 패턴중 하나인 1D-CZP패턴의 하드웨어 구현을 제안한다. FPGA를 통한 알고리즘 검증 시 센서로부터 받아들이는 정보로만은 알고리즘의 완벽한 장상작동 유무를 판단하기 어렵기 때문에, 내부 패턴 Generator를 사용하여 센서의 정보와 함께 알고리즘의 정상작동 유무를 판단하게 된다. 본 논문은 필터의 주파수 특성 판단에 용이하며, 입력이 랜덤한 특징을 가지는 1D-CZP패턴을 ROM Table형태로 구현하며, 구현 시 사용되는 Modulus연산을 효율적으로 수정함으로, 하드웨어 사이즈가 작아진 1D-CZP패턴을 제안한다.

• 한국기록관리학회지
• /
• 제7권1호
• /
• pp.145-170
• /
• 2007

종이기록과 달리 특정 하드웨어와 소프트웨어의 조합에 의해서만 접근 가능한 전자기록은 그들의 생산에 이용된 저장매체, 하드웨어와 소프트웨어, 포맷의 수명보다 훨씬 더 길뿐만 아니라 시간이 흐르면 퇴화되거나 노후화되기 때문에 이에 대한 대비가 철저하게 이루어져야만 디지털정보의 장기보존과 접근, 미래 특정시점에서의 재현성을 보장할 수 있다. 이에 본 연구에서는 전자기록의 장기보존과 장기 접근성 유지에 근간이 되는 기술정보요소를 지속적으로 수집 관리하여 마이그레이션이나 에뮬레이션과 같은 보존 전략을 효율적으로 지원하는 포맷등록시스템 개발 방안을 제안하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.91-94
• /
• 2012

본 논문에서는 국내 표준(KS)으로 제정된 블록암호 알고리듬 ARIA의 효율적인 하드웨어 구현을 제안한다. 제안된 ARIA 암 복호 프로세서는 표준에 제시된 세 가지 마스터 키 길이 128/192/256-비트를 모두 지원하도록 설계되었으며, 회로의 크기를 줄이기 위해 키 확장 초기화 과정과 암 복호 과정에 사용되는 라운드 함수가 공유되도록 설계를 최적화 하였으며, 이를 통해 게이트 수를 약 20% 감소시켰다. 설계된 ARIA 암 복호 프로세서를 FPGA로 구현하여 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 33,218 게이트로 구현되어 640 Mbps@100 MHz의 성능을 갖는 것으로 평가되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.425-437
• /
• 2017

For efficient hardware (HW) implementation of elliptic curve cryptography (ECC), various sub-modules for the underlying finite field operations should be implemented efficiently. Among these sub-modules, modular inversion (MI) requires the most computation; therefore, its performance might be a dominant factor of the overall performance of an ECC module. To determine the most efficient MI algorithm for an HW ECC module, we implement various classes of MI algorithms and analyze their performance. In contrast to the common belief in previous research, our results show that the right-shift binary inversion (RS) algorithm performs well when implemented in hardware. In addition, we present optimization methods to reduce the area overhead and improve the speed of the RS algorithm. By applying these methods, we propose a new RS-variant that is both fast and compact. The proposed MI module is more than twice as fast as the other two classes of MI: shifting Euclidean (SE) and left-shift binary inversion (LS) algorithms. It consumes only 15% more area and even 5% less area than SE and LS, respectively. Finally, we show that how our new method can be applied to optimize an HW ECC module.

• 한국산학기술학회논문지
• /
• 제10권5호
• /
• pp.967-971
• /
• 2009

히스토그램 평활화 알고리즘은 영상의 화질개선을 위해서 사용되는 가장 필수적인 알고리즘이다. 이 알고리즘의 원형을 하드웨어로 구현하려면 제산기나 승산시가 반드시 필요하게 되는데, 영상의 해상도가 증가하거나 다양한 해상도에 적용할 경우에는 제산기나 승산기 구현에 수반되는 하드웨어 구현 비용이 대폭 증가한다는 문제점을 가지고 있다. 본 논문에서는 가산기와 감산기만으로 구현 가능한 히스토그램 평활화 알고리즘과 이에 대한 하드웨어 구조를 제안한다. 합성결과 제안한 하드웨어 구조는 일반적인 구현 방식 대비 UXGA 해상도에서 논리회로의 규모가 84.2% 감축된다.