• 산업공학
• /
• 제7권1호
• /
• pp.67-74
• /
• 1994

In this study, we propose an integrated CAD(Computer Aided Design) library database in a heterogeneous commercial ECAD(Electronic CAD) environment. To effectively solve engineering problems focused on BOM data extraction we use a software system called schematic capture and company-wide standard electronic part information loaded on different commercial ECADs. We unify many commercial ECADs into one schematic capture and a variety of PCB(Printed Circuit Board) design tools. For this purpose we develope a model for linking CAD symbol library with company-wide standard part information. We also develope a schematic design data conversion scheme and show how to extract PBA level BOM data using our customized schematic capture. This system is being operated in an X-Window based engineering work station and commercial RDBMS base.

• Journal of Welding and Joining
• /
• 제13권2호
• /
• pp.82-95
• /
• 1995

This paper discusses distribution of thermal stress, strain at near the joint and investigates the reliability of solder joints of electronic devices on a printed circuit board. As Electronic devices are composed of different materials, thermal stresses generate at near the interface, such as solder joints and interface between lC device and lead frame pad due to the differences of thermal expansion coefficients, As results of thermal stress, strain, micro crack often occurs thermal fatigue fracture at the interface of different materials, The initiation and propagation of micro crack depend on the environmental conditions, such as storage temperature and thermal cycling. Finally, this paper experimentally shows a way to suppress micro cracks by using Fe-Ni alloy clad lead frame, and investigates crack and thermal fatigue fracture of TSOP(Thin small outline package) type on printed circuit board.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.527-528
• /
• 2008

In this paper, several cases of multi-shared bus architecture are discussed and in order to decrease the bridge latency, the architecture introducing a memory decoder is proposed. Finally, a LCD controller using DMA master is integrated in this bus architecture that is verified due to RTL simulation and FPGA board test. DMA, LCD line buffer and SDRAM controller are normally operated in the timing simulation using ModelSim tool, and the LCD image is confirmed in the real FPGA board containing LCD panel.

• 한국공작기계학회논문집
• /
• 제11권5호
• /
• pp.23-29
• /
• 2002

The soldering is widely used installing the electronic element on circuit board in the common electronic device. Since the flux which improves the liquidity of solder make the electronic and chemical performance worse, the circuit board need to wash clearly. At present however no-washing is required for the cost reduction, the chemical stability, and the protection of environment. In this research, the solder liquidity depending on the power density and the pulse width is comparatively analyzed by the diffusion area method for achieving the no-flux soldering.

• Journal of Power Electronics
• /
• 제14권4호
• /
• pp.687-694
• /
• 2014

This paper focuses on the analysis and compensation of thrust ripples in permanent magnet linear synchronous motors (PMLSM). The main drawback in PMLSMs is the presence of thrust ripples, which are mainly due to the interaction between the permanent magnets and armature slotted core. These thrust ripples reduce the performance of the drive system in high precision applications especially at low speeds. This paper analyzes thrust ripples using the discrete wavelet transform. These undesired thrust ripples are compensated by using an adaptive feed forward controller. It is observed that this novel controller reduces about 65 percent of the thrust ripples. An extensive simulation is performed through MATLAB and it is validated through experimental results using a d-SPACE system with a DS1104 control board.

• 자원리싸이클링
• /
• 제25권1호
• /
• pp.24-30
• /
• 2016

노트북 실장인쇄회로기판(Printed Circuit Board Assembly, PCBA)으로부터 탄탈럼을 회수하기 위한 선별실험을 실시하였다. 우선 노트북 실장인쇄회로기판에 실장된 전자부품(Electronic Components, ECs)을 자체개발한 실험장치를 이용하여 기판으로부터 분리하였다. 분리된 전자부품을 체분리하여 -6.35+2.80 mm구간에서 전체 탄탈럼 캐퍼시터의 약 93.2 wt.%를 회수할 수 있었다. 회수된 탄탈럼 캐퍼시터를 해머밀로 분쇄 후, 자력선별기를 통해 자력세기 300 가우스에서 분쇄물 중의 전극을 제거하였다. 전극이 제거된 자력선별 산물을 대상으로 넬슨 선별기(Knelson concentrator)를 이용한 선별 실험 결과 Bowl의 회전수 200 rpm, 유동층수 유량 7 L/min에서 76.9%의 최대 선별효율을 보였으며, 이때 품위 및 회수율은 각각 약 81.1%, 약 78.8%를 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제8권3호
• /
• pp.55-62
• /
• 2001

최근 전자 제품에서 사용이 폭발적으로 증가하고 있는 BGA, CSP 등의 면실장형 부품의 폭 넓은 채용에 따라서 베어 보드에서 solderability에 영향을 미치는 평탄한 표면 처리에 대한 요구는 갈수록 증가되고 있다. 무전해 Ni/Au도금 처리는 이러한 요구에 대한 해결책을 가지고 있어서 많은 전자제품에서 평탄한 표면 처리를 요구하는 응용 분야에 폭 넓게 사용되고 있다. 그러나, 무전해 Ni/Au 도금은 평탄한 표면 처리를 가지는 반면에 도금 공정에서 Ni의 산화와 적정한 P성분과 같은 몇 가지 해결요소를 가지고 있는 실정이다. 본 연구에서는 무전해 Ni/Au 도금 처리를 한 보드에서 BGA의 solderability에 미치는 영향을 사전 조사한 후, NiP 산화 특성과 보드의 휨과 간은 주요 인자를 선정하였다. 이를 위하여 먼저, 다양한 도금 조건을 가지는 테스트 보드를 제작한 후, 도금 공정에서 P성불을 감소시켜 NiP 산화 특성을 개선하였다. 또한 다양한 내층 구조와 휨 분석을 통해 내층 구조를 개선하여 보드의 휨을 최소화하였다. Solderability의 평가를 위해서 최적의 조건으로 제작된 보드에 BGA를 실장하여 보드의 휨과 도금 특성을 분석하였다. BGA의 접합부 조직은 주사 전자현미경(SEM: Scanning Electronic Microscope)과 광학 현미경(Optical Microscope)으로 관찰하였으며, 성분 분석은 EDS(Energy Dispersive Spectroscopy)를 활용하였다. 또한 기계적인 특성은 ball shear tester를 사용해서 파괴 강도와 모드를 분석하였다.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.340-344
• /
• 2023

본 논문에서는 날씨 변화에 따른 실외 LED 전광판의 시인성 확보를 위한 딥러닝 구조 개발에 관한 연구를 제안한다. 제안하는 기법은 영상장치를 이용한 딥러닝을 사용하여 날씨 변화에 따른 LED 휘도를 자동 조절함으로써 실외 LED 전광판의 시인성을 확보한다. 날씨 변화에 따른 LED 휘도를 자동 조절하기 위하여, 먼저 평면화된 배경 부분 이미지 데이터에 대한 전처리 과정을 거친 후, 합성곱 네트워크를 이용하여 학습시켜 날씨에 대한 분류를 진행할 수 있는 딥러닝 모델을 만들어낸다. 적용된 딥러닝 네트워크는 Residual learning 함수를 사용하여 입력값과 출력값의 차이를 줄임으로써 초기의 입력값의 특징을 가지고 가면서 학습하도록 유도한다. 다음에 날씨를 인식하여 날씨 변화에 따라 실외 LED 전광판의 휘도를 조절하는 제어기를 사용하여 주변 환경이 밝아지면 휘도가 높아지도록 변경하여 선명하게 보이도록 한다. 또한, 주변 환경이 어두워지면 빛의 산란에 의해 시인성이 떨어지기 때문에 전광판의 휘도가 내려가도록 하여 선명하게 보이도록 한다. 본 논문에서 제안하는 방법을 적용하여 LED 전광판의 날씨 변화에 따른 휘도 측정의 공인 측정 실험 결과는, 날씨 변화에 따라 실외 LED 전광판의 시인성이 확보됨을 확인하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권8호
• /
• pp.475-481
• /
• 2005

In the existing ICT technique, the mounted electronic devices on the printed circuit board are tested whether the devices are good or not by comparing and measuring the value of the devices after separating the devices to be tested from around it based on the guarding method. But, in case that resistance, inductor and capacitor are configured as a parallel circuit on the circuit pattern, values for each device can not be measured because the total impedance value of the parallel circuit is measured. Accordingly, it is impossible to test whether the parallel circuit is good or not in case that the measured impedance value is within the tolerance error. Also, it is difficult to identify that which device among R, L and C of the parallel circuit is bad in case that the measured impedance value is out of the tolerance error. Accordingly, this paper proposes a test method which can enhance the quality and productivity by separating and measuring accurately R, L and C components from the RLC parallel circuits on the device-mounted printed circuit board. First, the RLC parallel circuit to be test is separated electrically from around it using three-terminal guarding technique. And then R, L and C values are computed based on the total impedance values and phase angles between voltage and current of the parallel circuit measured from two AC input signals with other frequency, Finally, the availability and accuracy of the proposed test method is verified by reviewing the simulation results.

• 한국전자파학회논문지
• /
• 제24권1호
• /
• pp.91-97
• /
• 2013

지표면의 후방 산란 계수를 계산하는 지표면 산란 모델의 입력 변수로는 크게 수분함유량과 지표면 거칠기가 있고, 산란 계수 계산에 있어 지표면 거칠기의 영향이 수분함유량의 영향보다 크다. 본 연구에서는 지표면 거칠기의 정확한 측정 방법을 제기하고, 측정 오차를 분석한다. 이를 위하여 대표적인 지표면 거칠기 측정 장치인 pin-board profiler(1 m, 0.5 cm 간격)와 laser profiler(1 m, 0.25 cm 간격)를 이용하여 실제 지표면을 측정하였다. 두 측정 장치의 평균 차이는 유효 높이(RMS height)가 0.097 cm, 상관 길이(correlation length)가 1.828 cm이었다. 그리고 상관 함수, 상대오차를 분석한 결과, laser-profiler의 반복 측정에 대한 장치의 안전성이 더 좋았다. 두 측정 장치의 차이가 후방 산란 계수에 미치는 영향을 분석하기 위해 지표면 산란 모델을 이용하여 비교한 결과, 입사각 $20{\sim}60^{\circ}$에서 1 dB 이하의 차이를 보였다.