• 전자공학회논문지CI
• /
• 제47권3호
• /
• pp.76-82
• /
• 2010

본 논문은 수치적인 입출력데이터로부터 언어적인 규칙을 생성시키기 위한 체계적인 접근방법으로써 정보입자(information granules)에 근거한 언어적인 모델(LM: Linguistic Model)을 발전시킨다. Pedrycz에 의해 소개된 언어적인 모델은 컨텍스트 기반 퍼지 클러스터링(CFC: Context-based Fuzzy Clustering)으로부터 얻어지는 퍼지 정보입자에 의해 수행되어지며, 이는 입력과 출력공간과 연관된 클러스터 된 데이터들의 동질성을 보존하도록 클러스터를 추정한다. 언어적인 모델의 효능성은 이전 연구에서 이미 증명되었음에도 불구하고 성능 측면에서 개선시킬 필요성이 있다. 따라서, 본 논문에서는 기존 언어적인 모델의 근사화와 일반화 성능을 모두 향상시키기 위해 언어적인 컨텍스트의 자동적인 생성, 바이어스항의 추가, 결론부 파라미터의 변형된 구조를 통해 이루어진다. 실험결과는 자동차 연료소비량 예측문제와 보스턴 housing 데이터를 통해 제안된 방법이 언어적인 모델뿐만 아니라 기존 방법들보다 우수함을 증명한다.

• 한국지능시스템학회논문지
• /
• 제15권6호
• /
• pp.720-729
• /
• 2005

본 논문에서는 미지의 비선형 시스템을 제어하기 위해 웨이블릿 신경 회로망을 이용한 간접 적응 제어기를 설계한다. 제안 된 간접 적응 제어기는 웨이블릿 신경 회로망을 이용한 동정 모델과 제어기로 구성된다. 여기서 동정 모델과 제어기에 사용되는 웨이블릿 신경 회로망은 시간과 주파수에 대한 정보를 동시에 포함하는 웨이블릿의 특성을 가지고 있기 때문에 다층구조 신경회로망과 방사 기저 함수 신경회로망에 보다 더 빠른 수렴특성을 보인다. 웨이블릿 신경 회로망의 학습방법은 경사 하강법, 유전알고리듬, DNA 기법등 여러 가지가 있으나, 본 논문에서는 확장 칼만 필터를 기반으로 한 학습 방법을 제안한다. 확장 칼만 필터 학습 방법은 계산이 복잡하기는 하지만 학습되어 갱신되는 파라미터의 이전 데이터 정보를 이용하는 특성 때문에 매우 빠른 수렴 특성을 보인다. 본 논문에서는 Buffing 시스템과 1축 머니퓰레이터에 대한 컴퓨터 모치실험을 통해 제안한 확장 칼만 필터 학습 방법을 이용한 간접 적응 제어기가 일반적인 경사 하강법을 이용한 경우보다 우수함을 보인다.

• 한국지능시스템학회논문지
• /
• 제15권3호
• /
• pp.375-381
• /
• 2005

일반적으로 유전자 알고리즘은 최적 시스템을 디자인하는데 주로 이용된다. 하지만 알고리즘의 성능은 적합도 함수나 시스템 환경에 의해 결정된다. 두 개의 개체군이 꾸준히 상호작용하고 공진화 하는 공진화 알고리즘은 이러한 문제를 극복할 수 있을 것으로 기대된다. 본 논문에서는 GA가 풀기 어려운 GA-hard problem을 풀기 위하여 저자가 제안한 3가지 공진화 모델을 설명한다. 첫 번째 모델은 찾고자하는 해와 환경을 각각 경쟁하는 개체군으로 구성해 진화하는 방법으로 사용자의 환경설정에 의해 지역적 해를 찾는 것을 방지하는 경쟁적 공진화 알고리즘이다. 두 번째 모델은 호스트 개체군과 기생(스키마) 개체군으로 구성된 스키마 공진화 알고리즘이다. 이 알고리즘에서 스키마 개체군은 호스트 개체군에 좋은 스키마를 공급한다. 세 번째 알고리즘은 두 개체군이 서로 게임을 통해 진화하도록 하는 게임이론에 기반한 공진화 알고리즘이다. 각 알고리즘은 비주얼 서보잉, 로봇 주행, 다목적 최적화 문제에 적용하여 그 유효성을 입증한다.

• 전자공학회논문지 IE
• /
• 제46권2호
• /
• pp.33-45
• /
• 2009

본 논문은 실제적인 제약, 컴퓨팅 시간 지연, 양자화를 고려하여 퍼지 모델을 기초로 한 제어기를 트럭-트레일러 타입의 모바일 로봇의 귀환 제어기에 적용하여 설계하였다. 퍼지 귀환 제어기의 출력은 단위 샘플링 시간동안 지연되므로 이를 예측하여 설계하였다. 시간 지연을 고려한 해석 및 디자인 문제는 제안된 제어기가 샘플링 시간과 동기되어 있기 때문에 쉽게 해결된다. 또한 퍼지 제어기 구조 개발 시 양자화가 이루어지기 때문에 안정성 있는 해석이 가능하고 양자화 이외에 발생하는 사소한 문제도 역시 안정함을 보여주므로, 양자화한 시스템은 일반적으로는 극단적인 수렴을 한다. 실험결과에서 제안된 시스템의 효율성이 증명됨을 볼 수 있다.

• 전자공학회논문지S
• /
• 제36S권1호
• /
• pp.29-37
• /
• 1999

일반적으로 신경망의 정보처리 능력은 신경망의 구조와 효율적인 학습패턴에 의해 결정된다. 그러나 아직까지 체계적으로 신경망의 구조를 설계하거나 효율적인 학습패턴을 선택하는 방법은 없다. 한편 진화 알고리즘은 개체군을 이용한 탐색법으로 전역적 최적해를 구하는 데 많이 사용되고 있으며, 특히 최적의 시스템을 설계하고자 할 때 매우 유용한 방법이다. 본 논문에서는 유전자 알고리즘으로 구성된 두 개의 개체군이 서로 경쟁적으로 진화하는 공진화 방법에 의해 최적의 신경망구조를 찾는 방법을 제안한다. 이 방법은 신경망구조를 나타내는 주개체군과 학습패턴을 나타내는 부개체군으로 되어 있으며, 이 두 개체군(신경망과 학습패턴)은 서로 경쟁적으로 진화한다. 즉, 학습패턴은 신경망이 학습하기 힘든 패턴으로 진화하고 신경망은 그 패넌들을 학습할 수 있도록 진화하단. 이 방법은 부적절한 학습패턴의 선택과 임의적인 신경망의 설계로 인한 시스템의 성능이 저하되는 것을 해결한다. 또한 공진화 방법에서 각 개체군의 적합도는 동적으로 변화하기 때문에 그 진행과정을 쉽게 알 수 없다. 따라서 본 논문에서는 그 진행과정을 관찰할 수 있는 방법도 소개한다. 마지막으로 제안한 방법을 로봇 매니플레이터의 비주얼 서보임 문제에 적용하여 그 유효성을 검증한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}