• 제목/요약/키워드: Digital architecture design

검색결과 755건 처리시간 0.037초

CAID 시스템의 디지털 라이팅을 위한 증강 현실 기반의 실체적 인터페이스에 관한 연구 (Augmented Reality Based Tangible Interface For Digital Lighting of CAID System)

  • 황정아;남택진
    • 디자인학연구
    • /
    • 제20권3호
    • /
    • pp.119-128
    • /
    • 2007
  • 디지털 기술이 발전하면서 산업디자인 프로세스에 컴퓨터를 활용하는 CAID 필수적인 부분이 되었다. 3차원 모델을 렌더링 하여 사진과 같은 최종 이미지 결과물이 만들어내는 것은 CAID에 특화된 작업들 중 하나이다. 이 작업을 위해 디자이너는 가상 모델의 재질, 조명, 카메라 둥의 위치 및 세부 변수들을 적절히 조절하여야 한다. 기존 CAID도구의 사용자 인터페이스는 이러한 속성을 컴퓨터 그래픽 연산을 위한 변수 설정 창에서 주로 해결하고 있어 디자이너들이 사용하는데 어려움을 겪고 있다. 본 논문에서는 CAID를 위한 디지털 렌더링 작업 특히 라이팅과 관련된 인터페이스 문제를 해결하기 위해 증강현실(Augmented Reality)과 실체적 인터페이스(Tangible Interface)를 활용한 가상의 라이트 조작 도구, TLS(Tangible Lighting Studio)를 제안하였다. 이는 카메라의 위치 설정, 라이팅 효과를 위한 변수설정의 인터페이스를 실체화하고 작업공간에 분산시킴으로써 보다 직관적인 렌더링 작업을 지원하는 도구이다. TLS는 가상의 광원, 카메라, 렌더링 대상 등을 물리적으로 직접 조작할 수 있는 마커, 컨트롤러 유닛들, 사용자가 착용하는 비디오 투시형 HMD 등으로 구성된다. 이를 활용하여 사용자는 증강현실 작업공간에서 직접 라이팅 속성을 조정할 수 있다. 유용성 평가 실험을 통하여 TLS가 기존 CUI(Graphic User Interface)기반 시스템보다 유효성, 효율성 그리고 사용자 만족도가 높다는 점을 발견하였다. TLS는 CAID도구의 인터페이스 분야뿐만 아니라 광원과 카메라의 효과를 활용하는 건축, 사진 촬영 교육 등의 분야에서 효과적으로 활용될 수 있으리라 기대된다.

  • PDF

디지털 홀로그램의 보안을 위한 고성능 암호화기의 하드웨어 구조 (Hardware Architecture of High Performance Cipher for Security of Digital Hologram)

  • 서영호;유지상;김동욱
    • 방송공학회논문지
    • /
    • 제17권2호
    • /
    • pp.374-387
    • /
    • 2012
  • 본 논문에서는 이산 웨이블릿 패킷 변환을 이용하여 디지털 홀로그램의 중요 성분을 추적하고 암호화하는 알고리즘을 위한 하드웨어를 구현하였다. 웨이블릿 변환과 부대역의 패킷화를 이용한 암호화 방법을 이용하고, 적용된 암호화 기법은 웨이블릿 변환의 레벨과 에너지 값을 선택함으로써 다양한 강도로 암호화가 가능하다. 디지털 홀로그램의 암호화는 크게 두 부분으로 구성되는데 첫 번째는 웨이블릿 변환을 수행하는 것이고, 두 번째는 암호화를 수행하는 것이다. 고속의 웨이블릿 변환을 하드웨어로 구현하기 위해서 리프팅 기반의 하드웨어 구조를 제안하고, 다양한 암호화를 수행하기 위해서는 다중모드를 가지는 블록암호시스템의 구조를 제안한다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅 하드웨어를 구성하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES의 블록암호화 알고리즘을 사용하였고 데이터를 최소의 대기시간(최소 128클록, 최대 256클록)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 디지털 홀로그램은 전체 데이터 중에서 단지 0.032%의 데이터만을 암호화되더라도 객체를 분간할 수 없었다. 또한 구현된 하드웨어는 $0.25{\mu}m$ CMOS 공정에서 약 20만 게이트의 자원을 사용하였고, 타이밍 시뮬레이션 결과에서 살펴볼 때 약 165MHz의 클록속도에서 안정적으로 동작할 수 있었다.

웹 기반의 건축설계 사이트 개발의 방향 제시 (Direction Presentation of Development of Web-Based Architectural Design Site)

  • 최장명;안성혜
    • 한국콘텐츠학회:학술대회논문집
    • /
    • 한국콘텐츠학회 2007년도 추계 종합학술대회 논문집
    • /
    • pp.617-621
    • /
    • 2007
  • 일반인이 리모델링 및 인테리어 공사를 하고자 할 때, 건축 재료 및 설계에 대한 지식부족으로 원하는 디자인의 방향을 잘 표현하지 못하거나, 디자인의 결과를 미리 예측하지 못하여 본인의 의도와 다르게 시공되는 등 여러 가지 문제가 발생하게 된다. 본 논문은 이러한 문제를 해결하기 위하여 인터넷 상에서 건축설계 및 재료에 대한 지식을 공유하고, 자신이 원하는 디자인을 가상의 공간안에 미리 설계해 봄으로써, 실제 시공 시 결과를 예측할 수 있도록 도와주는 일반인들을 위한 건축설계 가상체험 사이트를 개발하고자 하는 목적을 가지고 연구되었다. 연구방법으로는 현재 건축분야에서 활용하고 있는 가상현실 기술의 사례조사를 통하여 건축설계에 있어서 구현가능한 가상현실 기술의 한계 및 그 방향을 도출하고, 실제 전문가들이 사용하고 있는 건축 설계 프로그램의 사례분석을 바탕으로 건축설계 시 요구되는 필수기능을 UI로 구성하고자 하였다. 그 결과 웹기반의 건축설계 가상체험 사이트의 설계 방향을 서비스적인 측면과 기술적인 측면, UI적인 측면으로 나누어 제안하고자 한다.

  • PDF

복식 디자인에 표현된 의미적 열린 구조 (A Study on Meaning of Open Structure in Clothing Design)

  • 조애래;김영인
    • 복식
    • /
    • 제56권9호
    • /
    • pp.1-13
    • /
    • 2006
  • The purpose of this study is to apply a concept of open structure to clothing design and to verify the characteristics found in the various types of clothing which has open structure. The literatures from various academic fields including philosophy, literature, social science, architecture, and fine arts are investigated to define the concept of openness and to analyze it from the perspectives both of the visual and of the moaning of openness. This paper is to identify the types and the characteristics of clothing by future intention, complexity, discontinuity of open structure. By closely examining fashion design after 1980s found in fashion collection publications and designer's websites, the results of this study are as follows: first, the concept of openness can be classified into two different levels, that is, visual and meaning, secondly, in clothing the concept of open structure is applied to the meaning side by future intention, by complexity and by discontinuity. Open structure through future Intention has new content and interpretation and must have the possibility of intelligence awakening, future guidance and basic contents. Open structure through complexity has secondary function exists concurrent with the shape key example is the smart clothes with the digital functions. It has functions of amusement, supplement and protective, and is future clothes which satisfies with health, welfare, desire of beauty. Open structure with discontinuity is clothes with dramatic changes in system, structures and states. Structure can be changed by silhouette, detail, or fabric, material, or dramatic and practical function as tools in terms of productions and environment. This study can help to formulate and to integrate the concept of open structure in clothing with various phases and enhance the value of clothes by showing an application of the concept of openness to the clothing in meaning level.

스마트 그린시티 구현을 위한 스마트 공원 설계·관리 방향 (Design and Management Direction of Smart Park for Smart Green City)

  • 김용국;송유미;조상규
    • 한국조경학회지
    • /
    • 제48권6호
    • /
    • pp.1-15
    • /
    • 2020
  • 본 연구의 목적은 스마트 그린시티 구현을 위한 스마트 공원의 설계·관리 방향을 제안하고, 관련 산업 육성을 위한 조경 분야의 대응 방안을 제시하는 것이다. 연구 과정은 다음과 같다. 첫째, 문헌 연구를 통해 스마트 공원의 개념을 조작적으로 정의하고, 조성·관리 과정에서 고려해야 할 세 가지 원칙을 설정했다. 둘째, 스마트 공원의 세 가지 원칙 차원에서 신도시와 기성도시에 기 조성된 스마트 공원 조성 사례 분석을 통해 문제점과 개선 시사점을 도출했다. 셋째, 문헌 연구와 사례 조사를 통해 스마트 공원의 공간 구성 요소별 설계·관리 기준 풀을 마련한 후, 관련 분야 전문가들과의 브레인스토밍을 통해 정제했다. 넷째, 스마트 공원 조성·관리 활성화를 위한 정부·지자체와 조경 분야의 대응 방안을 제시했다. 주요 연구 결과는 다음과 같다. 첫째, 스마트 공원의 개념을 "디지털·환경·재료 기술 등을 활용하여 시민들의 안전하고 쾌적한 공원 이용과 관리·운영의 효율 개선을 지원하여, 도시 및 지역사회의 사회·경제 및 환경적 지속가능성 확보에 기여하는 공원"으로 조작적 정의했다. 둘째, 스마트 공원의 세 가지 원칙으로 공원의 본질적 가치 개선, 도시문제 해결을 위한 혁신적 기능 향상, 설계와 조성·관리 과정의 스마트화를 제시했다. 셋째, 신도시와 기성 도시에 조성된 스마트 공원 조성 사례 분석을 통해 개선 시사점을 도출했다. 넷째, 녹지 영역, 수경시설 영역, 도로 및 광장 영역, 조경 시설물 영역, 공원 설계 방법 등 다섯 가지 측면에서의 스마트 공원 설계·관리 방향을 제시했다. 다섯째, 스마트 공원 조성·관리 활성화를 위한 정책적 시사점으로 도시 성장 단계와 공원 유형별 스마트 공원 정책사업 모델 발굴 및 시범사업 추진, 한국형 뉴딜 정책과 연계한 스마트 공원 사업 추진, 조경 전문가가 주도하는 스마트 공원 정책 추진의 필요성 등을 제시했다.

메타팩토리를 위한 IEC62541기반 IIoT·시뮬레이터 설계 및 구현 (Design and Implementation of IEC62541-based Industry-Internet of Things Simulator for Meta-Factory)

  • 임채영;여채은;조우진;구재회;이상현
    • 문화기술의 융합
    • /
    • 제9권3호
    • /
    • pp.789-795
    • /
    • 2023
  • 디지털 트윈은 디지털 공간에서 시뮬레이션 및 최적화함으로써 스마트팩토리 구현에 중요한 핵심 기술로 인식되고 있으며 이러한 시스템을 구현하기 위해서는 상호 운용성과 이기종 플랫폼 간 연결에 강점을 보이는 IEC62541 기반의 OPC-UA 프로토콜을 채택하고 있다. 이에 본 논문에서는 이기종 플랫폼 간 연결할 산업용 IoT 시스템을 설계 및 구현하고, IEC 62541기반으로 OPC-UA 시뮬레이터를 제안하여, 개발한 시뮬레이터를 통해 실제 제조현장의 온도, 압력, 유량 등 센서에서 수집되는 데이터를 디지털 트윈 플랫폼에 적용해 동작하는지를 제시하고, 이에 대한 성능시험 및 평가를 진행하였다. 제안한 디바이스에서 경량화된 디지털 트윈 플랫폼의 동작 성능과 OPC-UA 성능 평가를 진행하여 최적의 IEC62514기반 IIoT 시뮬레이터 시스템을 제안한다. 제안한 IIoT 시뮬레이터에서는 OPC-UA 랩핑으로 데이터를 송/수신하는 성능평가를 진행하고, 경량화된 디지털 트윈 플랫폼이 운영됨을 알 수 있다. 이 연구는 한정된 자원을 사용하는 제조 현장에서 스마트 팩토리 및 메타팩토리 구현을 위한 OPC-UA 프로토콜을 적용할 수 있으며, OPC-UA 시뮬레이터를 통해 현장에서의 시간 및 공간의 낭비를 최소화하고, 효율성을 크게 기여할 것으로 기대한다.

1.8V 8-bit 500MSPS Cascaded-Folding Cascaded-Interpolation CMOS A/D 변환기의 설계 (Design of an 1.8V 8-bit 500MSPS Cascaded-Folding Cascaded-Interpolation CMOS A/D Converter)

  • 정승휘;박재규;황상훈;송민규
    • 대한전자공학회논문지SD
    • /
    • 제43권5호
    • /
    • pp.1-10
    • /
    • 2006
  • 본 논문에서는, 1.8V 8-bit 500MSPS CMOS A/D 변환기를 제안한다. 8-bit 해상도, 고속의 샘플링과 입력 주파수, 그리고 저 전력을 구현하기 위하여 Cascaded-Folding Cascaded-Interpolation type으로 설계되었다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 Digital Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위한 Averaging Resistor, SNR을 향상시키기 위한 Distributed Track & Hold를 설계하여 최종적으로 500MSPS의 A/D 변환기 출력 결과를 얻을 수가 있다. 본 연구에서는 1.8V의 공급전압을 가지는 $0.18{\mu}m$ 1-poly 5-metal N-well CMOS 공정을 사용하였고, 소비전력은 146mW로 Full Flash 변환기에 비해 낮음을 확인할 수 있었다. 실제 제작된 칩은 측정결과 500MSPS에서 SNDR은 약 43.72dB로 측정되었고, Static상태에서 INL과 DNL은 각각 ${\pm}1LSB$ 로 나타났다. 유효 칩 면적은 $1050um{\times}820um$의 면적을 갖는다.

실내공간구성을 위한 시각 프로그래밍 언어 기반 3차원 가상현실 저작도구 개발에 관한 연구 (Developing a Visual Programming Language-based Three-dimensional Virtual Reality Authoring Tool to Compose Virtual Interior Space)

  • 박현수;박성준;김지인;박재완
    • 한국실내디자인학회논문집
    • /
    • 제14권5호
    • /
    • pp.254-261
    • /
    • 2005
  • This paper presents an attempt to develop a visual programming language-based 3D virtual reality authoring tool intended to compose virtual interior space. The rapid development of digital technology and the wide spread of the Intenet have expanded the different uses of virtual reality in a number of applications ranging from interior design to building maintenance. In particular, the construction of cyber spaces based on existing interior spaces is becoming increasingly important. Current research, however, remains at the level of converting 3D models into virtual reality models, despite practitioners' needs for structural space models. Moreover, commercial tools to build virtual reality space have the disadvantage of targeting people who have professional knowledge of computer programs and computer graphics. Accordingly, the 3D virtual reality authoring tool developed in this research - called the VESL system - enables virtual and structural space to be easily composed using intuitive and interactive visual interfaces, which are based on visual programming techniques. The VESL system also provides an XML based semantic description of interior space, to be used to describe interior space information. We anticipate that the virtual reality spaces composed by this system will be of considerable use in the fields of architecture and interior design. Further research issues identified at the end of the research include developing a converter/filter for transforming Internet virtual reality standard language, or VRML, and evaluating the application of the system for practical use.

32비트 부동소수점 호환 DSP의 설계 및 칩 구현에 관한 연구 (Study on Chip Design & Implementation of 32 Bit Floating Point Compatible DSP)

  • 우종식;서진근;임재영;박주성
    • 대한전자공학회논문지SD
    • /
    • 제37권11호
    • /
    • pp.74-84
    • /
    • 2000
  • 본 논문은 TMS320C30과 호환되는 DSP(Digital Signal Processor)를 설계하고 구현하는 과정을 다룬다. 구조 설계를 위하여 DSP의 파이프라인 사이클마다 일어나는 일을 정의하기 위한 CBS(Cycle Based Simulator)를 구현하였다. CBS는 특정 명령어가 수행되기 위한 기능블럭의 동작, 제어신호 값, 각종 레지스터 값, 메모리 값 내부 버스의 값들을 제공해 주기 때문에 VHDL 코딩시의 중요한 레퍼런스가 된다. 논리 설계는 VHDL을 사용하였다. 설계된 DSP 검증을 위하여 논리 시뮬레이션 및 하드우ㅔ어 에뮬레이션을 하였다. 설계된 DSP는 0.6${\mu}m$ CMOS 라이브러리를 이용하여 구현하였다. 칩 복잡도는 45만 게이트이며 칩 크기는 $9{\times}9mm^2$이고 동작 속도는 20 MIPS이다. 제작된 칩을 이용하여 114종 명령에서 109개의 명령어와 13종의 알고리즘을 수행시켜 정상적으로 동작하는 것을 확인하였다.

  • PDF

일제강점기 '공통형' 군청사의 배치 유형과 유형별 증·개축 경향 (Site-Plan Types of Common Design's Goon Office Buildings and their Addition & Remodeling in Japanese Colonial Period)

  • 김명선
    • 한국산학기술학회논문지
    • /
    • 제16권11호
    • /
    • pp.7629-7634
    • /
    • 2015
  • 이 연구의 목적은 일제강점기 공통도면을 사용해 계획된 군청사에 대해 본가-부속가 연결방식을 기준으로 그 배치유형을 정리하고 각 유형별 증 개축 방향을 고찰하는 것이다. 우선, 디지털이미지로 제공되는 국가기록원 소장 1910년대 작성된 군청사 관련 건축도면을 분석하여 공통형 군청사의 배치유형 세 가지를 확인하고, 기타 자료를 통해 두 가지 배치유형을 추가발굴한다. 이어서, 각 배치유형을 본가-부속가 연결방식을 기준으로 세분한 후 그 증 개축경향을 정리한다. 연구방법은 군청사 관련 건축도면 디지털이미지, 그 해제, 조선총독부와 각 도가 주고받은 문서, 신문과 잡지의 기사 도면 사진 등을 분석하는 문헌연구방법이다. 공통형 군청사의 다섯가지 배치유형은 13가지로 세분되고, 각 세분된 유형에서 증 개축은 각 부지의 지형 형상 기타 사정에 따라 달랐지만, 본가는 신축 및 증 개축 상황에서 항상 전면 중앙에 위치하여 관청사로서 상징성과 중심성을 유지하려는 노력은 일관된다. 공통형 군청사의 계획은 1930년대 초반까지도 꾸준히 이어진다.