• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.2427-2430
• /
• 2003

A uniformly sampled digital pulse-width modulation adopting a pre-compensation filter scheme for applications in high-resolution digital-to-analog data conversion is described. It is shown that linearization of the intrinsic distortion resulting in uniformly sampled pulse-width modulation can be achieved by using a non-integer delay digital filter embedded within a noise shaping re-quantizer.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.211-214
• /
• 1998

The high power amplifier (HPA) for broadcasting transmitter systems has nonlinear property in terms of input signal power. Hence, it produces AM/AM and AM/PM modulation to the modulated signal. Therefore, the non-linearity results in bandwidth expansion and nonlinear distortion to in-band signal. In this paper, we propose a simple sain-based predistorter that requires less computational burden and less time for the full initialization of the pre-distorter ROM table.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1995년도 학술대회
• /
• pp.165-170
• /
• 1995

In this paper, it is attempted to apply the adaptive digital signal processing to compensate for a linear distortion of a loudspeaker and implement a real time hardware for that purpose. The real time system is implemented by using the DSP56001, a general purpose signal processor, as a host processor and the DSP56200, a cascadable adaptive FIR filter peripheral chip, as an adaptive digital filter. The system has 1000 taps at a 44.1kHz. After inverse modeling of under_compensation_speaker, the system reduces loudspeaker's linear distortions by pre-processing an input audio signal to loudspeaker. The experiment shows satisfactory results; after adaption with white noise as input signal for 60sec, the flat amplitude and linear phase frequency characteristics is found to lie over a wide frequency range of 100Hz to 20kHz.

• 한국전자파학회논문지
• /
• 제16권4호
• /
• pp.389-396
• /
• 2005

본 논문에서는 OFDM 통신 시스템에서 발생하는 높은 PAPR(Peak to Average Power Ratio) 문제를 해결하기 위해 NLMS(Normalized Least Mean Square) 알고리즘을 이용한 전치왜곡 기법을 제안한다. 제안된 기법은 기본적으로, HPA(High Power Amplifier)치 비선형 왜곡 특성을 추정하고, HPA에 그와 반대되는 특성으로 신호를 변환하여 입력함으로써 비선형 왜곡에 대한 보상이 이루어진다. 뿐만 아니라, NLMS 알고리즘을 통하여 전치 왜곡기의 특성이 자동적으로 갱신되므로 HPA의 비선형 왜곡 특성의 변화에도 그에 맞는 정확한 보상이 이루어질 수 있다. 성능분석 결과, 제안된 NLMS 전치 왜곡기는 IBO(Input Back Off)가 $0\;\cal{dB}$일 경우, 기존의 적응성이 없는 수식적인 전치 왜곡기보다 약 $0.5\;\cal{dB}$의 SNR 손실을 보인다. 하지만 IBO가 $3\;\cal{dB}$ 이상에서 이들의 성능의 거의 같아지며, 제안된 전치 왜곡기는 HPA의 특성 변화에 적응성을 가지므로 실제 시스템에서 기존의 수식적인 전치 왜곡기보다 매우 효과적이라 할 수 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2016년도 추계학술대회
• /
• pp.60-62
• /
• 2016

이동통신 시스템의 OFDM(Othogonal frequency division multiplexing) 신호는 큰 PAPR(Peak to Average Power Ratio)을 가지기 때문에 비선형 특성을 가지는 전력 증폭기의 효율 감소를 가져온다. 이러한 전력 증폭기의 비선형 특성을 개선하여 효율을 증가시키기 위해서 전력 증폭기의 역 특성을 가지는 디지털 전치 왜곡기가 이용된다. 본 논문에서는 제곱근 근사를 이용한 Look-up Table(LUT) 기반의 디지털 전치왜곡(Digital Pre-Distortion :DPD) 기법을 제안한다. 제안하는 방식은 복소 이득(Complex Gain) LUT 구조에서 입력신호의 크기를 구할 때, 기존의 테이블을 이용하여 제곱근 연산을 하는 방식보다 좋은 성능을 내면서 근사를 위한 테이블의 메모리를 필요로 하지 않는다. 또한 간단한 쉬프트 연산 등을 이용하므로 DSP 또는 MCU 기반의 DPD를 구현할 때 간단하게 구현 될 수 있다는 장점을 갖는다. 컴퓨터 모의실험을 통해 제안하는 제곱근 근사방식을 이용한 DPD와 기존의 방식을 사용한 DPD를 비교함으로써 제안하는 방식이 기존 방식보다 좋은 성능을 내면서도 보다 효율적으로 구현될 수 있음을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.673-676
• /
• 2015

디지털 전치 왜곡기법은 비선형 전력증폭기의 역함수에 해당하는 디지털 전치왜곡 특성을 찾아 송신신호를 미리 왜곡 시켜줌으로써 비선형 전력증폭기를 선형화시키는 기술이다. 일반적으로 전력증폭기는 시간과 전력 그리고 온도에 따라 비선형 특성이 변하기 때문에 디지털 전치왜곡기법에서는 송신신호와 되먹임 신호를 주기적으로 메모리(RAM)에 저장하여 전력증폭기 특성 함수의 역함수인 전치 왜곡 계수를 찾게 된다. 하지만 적응형 알고리즘이 원하는 전치왜곡 계수에 수렴하기 위해서는 긴 샘플이 요구되는데 이는 많은 메모리를 요구한다. 본 논문에서는 전치왜곡 엔진부에서 짧은 길이의 메모리를 사용하지만 이 메모리의 샘플을 재활용하여 반복 연산 수행을 통해 긴 용량의 메모리를 이용하여 구현하였을 경우와 유사한 성능을 얻는 방법을 제안하며 이를 컴퓨터 모의실험을 통해 성능 비교 분석한다.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.16-26
• /
• 2011

This paper presents high power and high efficiency Doherty amplifiers for 2.345 GHz wireless broadband (WiBro) applications that use a Nitronex 125-W ($P_{3dB}$) GaN high electron mobility transistor (HEMT). Two- and three-way Doherty amplifiers and a saturated Doherty amplifier using Class-F circuitry are implemented. The measured result for a center frequency of 2.345 GHz shows that the two-way Doherty amplifier attains a high $P_{3dB}$ of 51.5 dBm, a gain of 12.5 dB, and a power-added efficiency (PAE) improvement of about 16 % compared to a single class AB amplifier at 6-dB back-off power region from $P_{3dB}$. For a WiBro OFDMA signal, the Doherty amplifier provides an adjacent channel leakage ratio (ACLR) at 4.77 MHz offset that is -33 dBc at an output power of 42 dBm, which is a 9.5 dB back-off power region from $P_{3dB}$. By employing a digital pre-distortion (DPD) technique, the ACLR of the Doherty amplifier is improved from -33 dBc to -48 dBc. The measured result for the same frequency shows that the three-way Doherty amplifier, which has a $P_{3dB}$ of 53.16 dBm and a gain of 10.3 dB, and the saturated Doherty amplifier, which has a $P_{3dB}$ of 51.1 dBm and a gain of 10.3 dB, provide a PAE improvement of 11 % at the 9-dB back-off power region and 7.5 % at the 6-dB back-off region, respectively, compared to the two-way Doherty amplifier.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.718-727
• /
• 2014

In a wireless communications system, a predistorter is often used to compensate for the nonlinear distortions that result from operating a power amplifier near the saturation region, thereby improving system performance and increasing the spectral efficiency for the communication channels. This paper presents a new VLSI design for the polynomial digital predistorter (DPD). The proposed DPD uses a Coordinate Rotation Digital Computing (CORDIC) processor and a PD process with a fully-pipelined architecture. Due to its simple and regular structure, it can be a competitive design when compared to existing polynomial-type and approximated DPDs. Implementing a fifth-order distorter with the proposed design requires only 43,000 logic gates in a $0.35{\mu}m$ CMOS standard cell library.

• 방송공학회논문지
• /
• 제12권5호
• /
• pp.516-524
• /
• 2007

한정된 주파수의 효율적인 사용을 위해 디지털 동일 채널 중계기(DOCR, Digital On-Channel Repeater)를 이용하여 SFN을 구성하는 연구가 진행되고 있다. 그러나 DOCR를 사용하는 경우에 송신기의 신호와 DOCR의 출력 신호 사이의 지연 시간 때문에 선행 고스트가 필연적으로 발생한다. 기존의 결정 궤환 등화기에서는 전방 필터가 선행 고스트를 제거하는 과정에서 잡음 증가 및 유색 잡음을 발생시켜 수신 성능의 열화가 심하게 발생한다. 본 논문에서는 동일 채널 중계기를 사용한 SFN 구성시 필연적으로 발생하는 선행 고스트로 인한 수신 성능의 감소를 줄이기 위해 이중 후방필터 구조의 결정 궤환 등화기를 사용할 것을 제안하였다. 제안된 등화기의 후방필터는 결정 값을 사용하는 결정 후방필터와 등화기의 출력값을 사용하는 비결정 후방필터로 구성되어 있다. 부가적으로 사용된 비결정 후방필터 때문에 제안된 등화기는 잡음 증가와 유색 잡음이 발생하지 않아 기존의 결정 궤한 등화기에 비교하여 수신 성능 이득이 발생한다. 따라서 제안된 등화기 구조는 ATSC DTV의 동일 채널 중계기를 이용하여 SFN을 구성할 때 커버리지의 확대에 기여할 것이다.

• Journal of electromagnetic engineering and science
• /
• 제14권2호
• /
• pp.68-73
• /
• 2014

A linear stacked field-effect transistor (FET) power amplifier (PA) is implemented using a $0.18-{\mu}m$ silicon-on-insulator CMOS process for W-CDMA handset applications. Phase distortion by the nonlinear gate-source capacitance ($C_{gs}$) of the common-source transistor, which is one of the major nonlinear sources for intermodulation distortion, is compensated by employing a PMOS linearizer with improved AM-PM. The linearizer is used at the gate of the driver-stage instead of main-stage transistor, thereby avoiding excessive capacitance loading while compensating the AM-PM distortions of both stages. The fabricated 836.5 MHz linear PA module shows an adjacent channel leakage ratio better than -40 dBc up to the rated linear output power of 27.1 dBm, and power-added efficiency of 45.6% at 27.1 dBm without digital pre-distortion.