• 제목/요약/키워드: Digital I/O

검색결과 230건 처리시간 0.023초

다양한 통신을 지원하는 산업용 모니터링 보드 설계 (An Industrial monitoring board design with support for multiple communications)

  • 엄상희
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2018년도 춘계학술대회
    • /
    • pp.197-199
    • /
    • 2018
  • 최근 많은 산업용 기기들은 외부 모니터링과 제어 시스템에 프로토콜 호환성 문제에 직면하고 있다. 본 논문은 산업, 통신 프로토콜 변환과 제어 및 모니터링을 지원하기 위해 메인 제어 보드를 제작하였다. 산업용 통신 게이트웨이 모듈은 CAN 버스 및 이더넷 프로토콜을 지원하도록 설계되었다. 메인 보드 프로세서는 ATMEGA2560 사용하고, 서브 보드 RS485 시리얼 슬롯 4개를 배치하였다. 이들 슬롯을 통하여 아날로그 및 디지털 I/O를 제공하여 제어 및 모니터링에 사용할 수 있다.

  • PDF

풋 스위치용 USB 모듈 설계 및 구현 (Design and Implementation of USB Module for Foot Switch)

  • 이종혁
    • 한국정보통신학회논문지
    • /
    • 제14권8호
    • /
    • pp.1849-1854
    • /
    • 2010
  • 디지털 병원이 지향하고 있는 병원내의 정보화 시스템으로는 영상저장 및 전송시스템을 비롯한 여러 시스템들이 있다. 영상저장 및 전송시스템은 병원 내에서 발생하는 각종 의료영상을 저장하고 전송하는 시스템이며, 시술 중 필요한 각종 의료영상은 키보드나 풋 스위치를 이용하여 캡쳐한다.본 연구에서는 메인 풋 스위치 케이스 내에 탐재 가능한 풋 스위치용 USB 모듈을 MicroController가 내장된 USB지원 MCU 관련 회로와 최대 5개 풋 스위치를 위한 I/O 인터페이스 부분 등으로 설계 구현하고, 다양한 기능을 제공하는 풋 스위치 제어 프로그램을 개발하였다. 개발한 풋 스위치 USB 모듈을 병원 현장에 적용한 결과 안정적으로 동작함을 확인할 수 있었다.

RIO와 HTM을 이용한 MMO 게임서버의 성능 개선 (Performance Improvement of MMO Gameservers Using RIO and HTM)

  • 강수빈;정내훈
    • 한국게임학회 논문지
    • /
    • 제20권6호
    • /
    • pp.13-22
    • /
    • 2020
  • RIO는 윈도우의 최신 네트워크 API로 낮은 부하와 지연을 통해 높은 IO 성능을 발휘하도록 설계되었으며. 고성능의 네트워크 IO를 요구하는 대규모 동시접속(MMO) 게임 서버에 적합할 것으로 기대된다. 또한 HTM은 기존의 멀티스레드 동기화 방식보다 생산성과 성능이 우수하여 MMO 게임 서버에 적용 시 성능향상이 예상된다. 본 논문에서는 MMO 게임 서버에 RIO를 적용함과 동시에 RIO의 성능을 최대한 끌어내도록 구조를 개선하고, 기존의 시야 처리 알고리즘을 HTM 방식으로 변경하여 서버의 성능을 향상시켰다. 결과적으로 동시 접속자 수를 19%가량 증가시켰으며, 벤치마킹 프로그램을 사용하여 이를 검증하였다.

Intersymbol interference due to sampling-time jitter and its approximations in a raised cosing filtered system

  • 박영미;목진담;나상신
    • 한국통신학회논문지
    • /
    • 제21권11호
    • /
    • pp.2942-2953
    • /
    • 1996
  • This paper studies the effect of intersymbol interference due to sampling-time jitter on the worst-case bit error probability in a digital modultation over an additive white Gaussian noise channel, with the squared-root raised-cosine filters in the transmitter and the receiver. It derives approximation formulas using the Taylor series approximations. the principal results of this paper is the relationship between the worst-casse bit error probability, the degree of jitter, the roll factor of the raised cosine filter, and other quantities. Numerical results show, as expected, that the intersymbol interference decreases as the roll-off factor increases and the jitter decreases. They also show that the approximation formulas are accurate for smally intersymbol interference, i.e., for large roll-noise ratio $E_{b/}$ $N_{0}$.leq.7 dB and begin to lose accuracy for larger signal-to-noise ratio.o.o.

  • PDF

IDC 패턴에 따른 BST 전기적 특성 (Electrical Characterization of BST Thin Film by IDC pattern)

  • 노지형;김성수;송상우;김지홍;고중혁;문병무
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
    • /
    • pp.200-200
    • /
    • 2008
  • This paper reports on electrical characterization by IDC pattern using BST$(Ba_{0.5}Sr_{0.5}TiO_3)$ thin film. BST thin films have been deposited on $Al_2O_3$ Substrates by Nd-YAG pulsed laser deposition with a 355nm wavelength at $700^{\circ}C$. The post deposition annealing at $750^{\circ}C$ in flowing $O_2$ atmosphere for I hours. The capacitance of IDC patterns have been measured from 1 to 10 GHz as a function fo electric field (${\pm}40$ KV/cm) at room temperature using interdiigitated Au electrodes deposited on top of BST. The IDC patterns have three type of fingers number. For the finger paris was increased onto $Al_2O_3$, the capacitance increased. The capacitance of 5 pairs finger was 0.3pF and 10 pairs finger was 0.9pF.

  • PDF

실시간 신호처리를 위한 가변구조 Data Acquisition Buffer의 구조를 갖는 DSP평가용 System. (A DSP Evaluation System with variable Data Acquisition Buffer Architecture for Real Time Signal Processing)

  • 안동순;서호선;차일환
    • 한국음향학회지
    • /
    • 제8권5호
    • /
    • pp.95-101
    • /
    • 1989
  • 일반 DSP들은 새로운 algorithm 및 응용 system의 개발을 위해서 전용 development system 및 simulator가 필수 불가결의 요소이다. 그러나 대부분 development system은 일반화된 내부 구조에 의해 그 유연성에 한계가 존재한다. 본 연구에서는 A/D입력과 D/A출력 data를 저장하는 buffer의 길이를 program에 의해 1 sample 단위부터 최대 2K sample 단위까지 가변할 수 있도록 하고, 이들 buffer도 2중 구조로 하여 연속 신호의 처리가 가능도록 한 DSP평가용 system을 개발하였다.

  • PDF

TMS320VC5510 DSP를 이용한 AMR 음성부호화기의 실시간 구현 (Real-Time Implementation of AMR Speech Codec Using TMS320VC5510 DSP)

  • 김준;배건성
    • 대한음성학회지:말소리
    • /
    • 제65호
    • /
    • pp.143-152
    • /
    • 2008
  • This paper focuses on the real time implementation of an adaptive multi-rate (AMR) speech codec, that is a standard speech codec of IMT-2000, using the TMS320VC5510. The series of TMS320VC55x is a 16-bit fixed-point digital signal processor (DSP) having low power consumption for the use of mobile communications by Texas Instruments (TI) corporation. After we analyze the AMR algorithm and source code as well as the structure and I/O of 7MS320VC55x, we carry out optimizing the programs for real time implementation. The implemented AMR speech codec uses 55.2 kbyte for the program memory and 98.3 kbyte for the data memory, and it requires 709,878 clocks, i.e. about 3.5 ms, for processing a frame of 20 ms speech signal.

  • PDF

디지털 벡터모듈레이터 기반의 $2{\times}2$ GPS CRPA 패턴 제어기술

  • 김준오;배준성
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
    • /
    • pp.411-414
    • /
    • 2006
  • 본 논문은 다양한 GPS 재밍대응 기술 중에서 안테나 기반의 CRPA(Controlled Reception Pattern Antenna) 시스템에 관한 소개 및 안테나의 널(null) 패턴 합성에 필요한 핵심 모듈인 디지털 I/Q 벡터모듈레이터(Vector Modulator)를 이용한 GPS용 $2{\times}2$ CRPA 패턴 제어방법에 관한 연구 내용이다. 일반적으로 시스템에서 미리 결정된 방향으로 만들어진 안테나 빔을 이용한 위상배열안테나(phased array antenna)와는 달리 CRPA 구조의 GPS 위성수신용 적응배열안테나(adaptive array antenna)는 각 안테나 소자(element)로부터 수신된 신호들을 실시간으로 해석하여, GPS 배열 안테나의 패턴 특성을 제어한다. 본 연구에서는 $2{\times}2$ 배열 정사각(square) 구조의 CRPA를 채택했으며, 재밍신호 방향으로 널(null) 패턴을 합성하기 위한 방법으로 PC에서 제어 가능한 DAC(Digital to Analog Converter)을 이용하여 I/Q 벡터모듈레이터로 인가되는 RF신호의 위상(phase) 및 진폭(amplitude)을 조절한다. 이때 원하는 널(null) 패턴이 합성되도록 네 개의 각 안테나 소자 쪽으로 8채널의 복소가중치(complex weight)를 인가한다.

  • PDF

EDIF Netlist를 이용한 PLD 설계용 툴 개발 (The Development of PLD Design Tool using the EDIF Netlist)

  • 김희석;변상준
    • 한국정보처리학회논문지
    • /
    • 제5권4호
    • /
    • pp.1025-1032
    • /
    • 1998
  • 본 논문은 상용 툴인 OrCAD에서 생성한 디지털 회로의 EDIF 네트리스트를 이용하여 디지털 회로를 PLD로 구현하기 위한 PLD 설계 툴을 개발하였다. EDIF 네트리스트를 이용하여 디지털 회로를 PLD로 구현하기 위해 각 셀(cell)간의 연결정보를 추출하는 연결정보 추출기(JIE)오 피드백(feedback)의 존재여부를 검색하는 피드백 노드 검출기(FND), 부울식을 생성하는 등의 알고리즘(BEG)들을 제안하였다. 또한 생성한 부울식을 최소화한 후, 최소화한 부울식의 입출력 변수 개수와 OR 텀의 수와 출력 특성을 고려하여 적합한 PLD 소자를 자동 선정하는 Auto select 기능과 상용 툴인 MyPLD에서 현재 제공하고 있는 PLD들 보다 용량이 큰 EPLD 타입의 GAL6001과 GAL6002의 JEDEC 파일 생성알고리즘도 제안하였다.

  • PDF

디지털 오디오 방송을 위한 AAC 오디오 코덱 구현 (Implementation of the AAC Audio CODEC for Digital Audio Broadcasting)

  • 장대영;홍진우
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2000년도 정기총회 및 학술대회
    • /
    • pp.43-48
    • /
    • 2000
  • 본 논문에서는 디지털 오디오 방송 시스템으로서 사용하기 위한 AAC (MPEG-2 Advanced Audio Coding) 코덱 시스템의 개발에 관하여 기술한다. 인코더 및 디코더는 ETRI가 제안한 디지털 오디오 방송 시스템에 접속하기 위해 MPEG-2 (Moving Picture Experts Group phase 2) 시스템의 TS(Transport Stream) 형식으로 입/출력한다. 내부 오디오 신호처리를 위한 DSP(Digital Signal Processor)로서는 Tl(Texas Instruments) 사의 TMS320C6701 (Floating point, 166 MHz)을 사용하였다. 인코더에서는 DSP 를 4 개까지, 디코더에서는 3 개까지 사용하여 구성할 수 있도록 설계하였다. DSP 에서는 시스템 제어, 오디오 신호 입력, 오디오 신호 처리, TS 신호 발생, 비트스트림 출력 등의 처리를 수행하며, 각 DSP 는 직렬 및 병렬 접속에 의해 서로 데이터를 전달한다. 본 시스템은 이후 다양한 디지털 방송 분야에 활용될 것이다.

  • PDF