• 제목/요약/키워드: Digit

검색결과 797건 처리시간 0.025초

결정값 발생기를 이용한 무제약 필기체 숫자 열의 인식 (Unconstrained Handwritten Numeral Sti-ing Recognition by Using Decision Value Generator)

  • 김계경;김진호;박희주
    • 한국산업정보학회논문지
    • /
    • 제6권1호
    • /
    • pp.82-89
    • /
    • 2001
  • 본 논문에서는 독립문자 식별기 및 인식기를 바탕으로 한 결정값 발생기를 도입하여 무제 약 필기체 숫자 열을 효과적으로 인식하는 방안을 제안하였다. 필기체 숫자 열의 인식을 위해 사전 분할 모듈, 최종 분할 모듈 그리고 인식 모듈 등의 세 개의 모듈을 설계 구현하였다. 사전 분할 모듈에서는 결정값 발생기를 이용하여 독립 숫자, 접촉 숫자 그리고 끊어진 숫자 등을 구분하였다. 최종 분할 모듈에서도 결정값 발생기의 결과를 이용하여 접촉 숫자들을 분할하는 과정을 수행하고 인식 모듈에서 각각 분할된 숫자들을 인식하였다. 분할 기반 방식과 무 분할 방식을 혼용하여 필기체 숫자열을 인식함으로서 기존의 오 인식률을 최소화시키도록 하였다. 제안된 방식을 이용하여 NIST SD19 필기체 숫자 열 데이터베이스의 인식을 한 결과 기존의 연구결과에 비해 높은 96.7%의 인식률을 얻을 수 있었다.

  • PDF

다항식기저를 이용한 GF$(2^m)$ 상의 디지트병렬/비트직렬 곱셈기 (Digit-Parallel/Bit-Serial Multiplier for GF$(2^m)$ Using Polynomial Basis)

  • 조용석
    • 한국통신학회논문지
    • /
    • 제33권11C호
    • /
    • pp.892-897
    • /
    • 2008
  • 본 논문에서는 GF$(2^m)$ 상에서 기존의 비트직렬 곱셈기에 비해 짧은 지연 시간을 갖는 새로운 디지트병렬/비트직렬 곱셈기를 제안한다. 제안된 곱셈기는 유한체 GF$(2^m)$의 다항식기저 상에서 동작하며, D 클럭 사이클마다 곱셈의 결과를 출력한다. 여기에서 D는 디지트의 크기이다. 제안된 곱셈기는 기존의 비트직렬 곱셈기 보다는 짧은 지연시간에 곱셈의 결과를 얻을 수 있고, 비트병렬 곱셈기보다는 적은 하드웨어로 구현할 수 있다. 따라서 회로의 복잡도와 지연시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다.

개의 발가락에 발생한 전이성 악성흑색종 (Metastatic malignant melanoma in digit of the dog)

  • 한규보;조익현;김현수;김휘율
    • 대한수의학회지
    • /
    • 제41권2호
    • /
    • pp.227-231
    • /
    • 2001
  • A 8-year-old, intact male Yorkshire Terrier Dog was presented with dark-black mass on the third digits of the left forelimb. Three months earlier, the dog had experienced an episode of digit amputation because of growing mass with ulcerated nodule of the same area. According to the owner, the recurrence of the mass appeared suddenly and was growing rapidly from the amputation site. The mass was more infiltrative than the first one and measured 1.5 cm in diameter. The clinical signs were anorexia, coughing, respiratory distress, exercise intolerance, cardiac murmurs, and cyanosis on the oral mucous membrane. Plain radiographic findings revealed multiple, various-sized(0.5 to 7 cm in diameter), slightly firm-nodules on the thoracic region but digital bone lysis was not seen. These lesions on the thoracic cavity were considered likely to be metastatic from the digit and the dog was naturally died after 3 weeks from the time. Histologically, the digital mass confirmed the diagnosis of metastatic malignant melanoma that was composed of round melanocytic neoplastic, anaplastic, and melanin-containing cells. This report records clinical information and gross and light microscopic features of metastatic malignant melanoma in a dog.

  • PDF

열림방향을 이용한 자동차번호판 숫자인식 (Digit Recognition for Vehicle License Plate Based on Opened Enclosure)

  • 유쟁;김동욱
    • 한국정보전자통신기술학회논문지
    • /
    • 제8권6호
    • /
    • pp.453-459
    • /
    • 2015
  • 본 논문에서는 열림부분에 기반을 둔 자동차 번호판의 숫자인식 기법을 제안한다. 제안된 인식기법에서 숫자를 상부와 하부로 나누고, 각각에 대해 열림부분을 판정하여 숫자를 인식한다. 제안된 기법에서, 상부와 하부의 분할은 정해진 절단선을 바탕으로 하며, 교점의 개수에 따라 절단선의 위치가 조절된다. 제안된 방법은 템플릿 매칭 방법에 비해 잡음이나 회전 등의 영향을 받지 않으며 강건하다. 모의실험에서 제안된 기법의 성능을 평가하기 위해 번호판에 사용되는 숫자들에 대해 처리를 하고, 그 결과를 제시하였다. 제안된 기법은 번호판의 숫자인식에서 매우 높은 인식률을 보인다.

SD 수, PD 수를 이용한 다치 연산기의 설계 (Design of Multi-Valued Process using SD, PD)

  • 임석범;송홍복
    • 한국정보통신학회논문지
    • /
    • 제2권3호
    • /
    • pp.439-446
    • /
    • 1998
  • 본 논문에서는 다치 논리를 기본으로 한 SD 가산기 및 PD 가산기를 설계하였다. 전류 모드 CMOS 회로를 이용하여 다치 논리를 구현하였으며 부분곱으로 전압모드 CMOS 회로도 이용하였다. 설계된 회로에 대한 검증은 대부분 SPICE 시뮬레이션을 통해 확인하였다. 다치 부호를 적용한 SD(Signed-Digit) 수 표현을 사용하여 자리 올림 신호의 전송이 자리수에 관계없이 1단에서 실행되게 함으로써 병렬연산의 고속화를 가능하게 하였고, 또한 M개의 다 입력을 처리하는 가산기에서는 적당한 PD(Positive-digit) 수 표현을 사용하여 가산의 단수를 줄일 수 있으므로 연산의 고속화 및 고집적화를 가능하게 하였다.

  • PDF

$CF(2^m)$상의 LSD 우선 곱셈을 위한 새로운 시스톨릭 어레이 (A New Systolic Array for LSD-first Multiplication in $CF(2^m)$)

  • 김창훈;남인길
    • 한국통신학회논문지
    • /
    • 제33권4C호
    • /
    • pp.342-349
    • /
    • 2008
  • 본 논문에서는 암호 응용을 위한 $CF(2^m)$상의 새로운 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 연속적인 입력 데이터에 대해 ${\lceil}m/D{\rceil}$ 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.

다양한 컨볼루션 신경망을 이용한 태국어 숫자 인식 (Handwriting Thai Digit Recognition Using Convolution Neural Networks)

  • ;정한민;김태홍
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2021년도 춘계학술대회
    • /
    • pp.15-17
    • /
    • 2021
  • 필기체 인식 연구는 주로 딥러닝 기술에 초점이 맞추어져 있으며, 최근 몇 년 동안 많은 발전을 이루었다. 특히, 필기체 태국어 숫자 인식은 태국 공식 문서와 영수증과 같은 숫자 정보를 포함한 많은 분야에서 중요한 연구 분야지만, 동시에 도전적인 분야이기도 하다. 대규모 태국어 숫자 데이터 집합의 부재를 해결하기 위해, 본 연구는 자체적인 데이터 집합을 구축하고 이를 다양한 컨볼루션 신경망으로 학습시켰다. 정확도 메트릭을 이용하여 평가한 결과, 배치 정규화 기반 VGG 13이 98.29%의 가장 높은 성능을 보였다.

  • PDF

병렬 PD가산회로를 이용한 Hybrid FFT 연산기 설계 (Hybrid FFT processor design using Parallel PD adder circuit)

  • 김성대;최전균;안점영;송홍복
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2000년도 추계종합학술대회
    • /
    • pp.499-503
    • /
    • 2000
  • 본 논문에서는 기존 2진 FFT(Fast fourier transform)에서 확장해 다치논리 연산기를 이용해서 고속 다치 FFT 연산기를 구현하였다. 이를 바탕으로 구현한 FFT 연산의 가산은 기존의 2치 FFT연산과 비교해 결선과 트랜지스터 개수도 반으로 줄어지는 효과가 있다. 캐리 전파없는 가산기를 구현하기 위해서 (0,1,2,3)의 과잉 디지트 집합을 이용한 과잉 양의 수 표현(Reduntandt Positive-digit number Representation)을 FFT 내부적으로 이용하였고 이로 인해 능동소자의 감소와 이를 연결하기 위한 결선의 감소의 효과가 있고 VLSI(Very large scale intergation)의 설계시 정규성과 규칙성으로 효과적이다. FFT의 가산동작을 위해서는 캐리전파없는 가산기를 사용하였고 그리고 곱셉작용을 위해서는 곰셉기의 연산시간이 길고 면적이 큼으로 간단한 수학적 동작을 위해서 다치 LUT(Look up table)을 이용해 곱셈의 역할을 대신하였다. 마지막으로 시스템의 호환을 위해 하이브리드형 다치 FFT 연산기를 설계하여 예로 제시하였다.

  • PDF

리프팅 기반 이산 웨이블렛 변환의 디지트 시리얼 VLSI 구조 (Digit-serial VLSI Architecture for Lifting-based Discrete Wavelet Transform)

  • 류동훈;박태근
    • 전자공학회논문지
    • /
    • 제50권1호
    • /
    • pp.157-165
    • /
    • 2013
  • 본 논문에서는 리프팅 기반 일차원 (9,7) 이산 웨이블렛 변환(Discrete Wavelet Transform, DWT) 필터에 대한 효율적인 디지트 시리얼 VLSI 구조를 제안하였다. 제안한 구조는 연산을 디지트 단위로 처리하여 하드웨어 자원 소모량을 줄이고 승산기를 단순한 쉬프트와 덧셈 연산으로 대체하여 하드웨어를 최소화하였다. 적절한 데이터 비트할당을 위하여 PSNR을 분석하였고 이에 따라 입 출력 및 내부 데이터에 대한 비트를 정하였다. recursive folding 방식의 스케줄링을 적용할 때에 피드백에 의한 데이터 레이턴시로 인한 성능저하가 되지 않도록 설계하였다. 제안된 구조는 디지트 시리얼 구조를 통해 적은 하드웨어 자원을 사용하면서 100% 하드웨어 효율을 유지할 수 있도록 설계함으로써 하드웨어 비용과 성능을 동시에 고려하였다. 제안된 구조는 VerilogHDL로 모델링 하여 검증하였고 Synopsys사의 Design Compiler로 동부하이텍 0.18um 표준 셀 라이브러리를 사용하여 합성하였으며 2 input NAND 게이트 기준 3,770개의 게이트 수와 최대 동작주파수 330MHz의 결과를 얻었다.

유한 필드 GF(2m)상에서의 LSB 우선 디지트 시리얼 곱셈기 구현 (Implementation of a LSB-First Digit-Serial Multiplier for Finite Fields GF(2m))

  • 김창훈;홍춘표;우종정
    • 정보처리학회논문지A
    • /
    • 제9A권3호
    • /
    • pp.281-286
    • /
    • 2002
  • 본 논문에서는 유한 필드 GF$(2^m)$상에서 모듈러 곱셈 $A({\times})B$ mod G,({\times})를 수행하는 LSB 우선 디지트 시리얼 시스톨릭 곱셈기를 구현하였다. 구현된 곱셈기는 디지트의 크기를 L로 설정했을 경우 연속적인 입력 데이터에 대해 [m/L] 클럭 사이클 비율로 곱셈의 결과를 출력한다. 본 연구에서 구현된 곱셈기를 기존의 곱셈기와 비교 분석한 결과, 더 간단한 하드웨어 구조를 가지고, 데이터 처리 지연 시간이 감소되었다. 또한 본 연구에서 제안한 구조는 단방향의 신호 흐름 특성을 가지고 있으며, 매우 규칙적이기 때문에 m과 L에 대해 높은 확장성을 가진다.