• 한국산학기술학회논문지
• /
• 제19권6호
• /
• pp.709-714
• /
• 2018

반도체소자의 접합특성에 따라서 분극의 특성이 달라지는 원인을 조사하였다. 반도체소자의 접합특성은 최종적인 반도체소자의 효율과 관련되기 때문에 중요한 요소이며, 효율을 높이기 위해서는 반도체접합 특성을 이해하는 것은 매우 중요하다. 다양한 성질의 접합을 얻기위하여 n형의 실리콘 위에 절연물질인 carbon doped silicon oxide (SiOC) 박막을 증착하였으며, 아르곤 (Ar) 유량에 따라서 반도체기판의 특성이 달라지는 것을 확인하였다. 전도체인 tin doped zinc oxide (ZTO) 박막을 절연체인 SiOC 위에 증착하여 소자의 전도성을 살펴보았다. SiOC 박막의 특성은 플라즈마에 의하여 이온화현상이 일어날 때 Ar 유량에 따라서 이온화되는 경향이 달라지면서 반도체 계면에서의 공핍현상이 달라졌으며, 공핍층 형성이 많이 일어나는 곳에서 쇼키접합 특성이 잘 형성되는 것을 확인하였다. 아르곤 가스의 유량이 많은 경우 이온화 반응이 많이 일어나고 따라서 접합면에서 전자 홀쌍의 재결합반응에 의하여 전하들이 없어지게 되면 절연특성이 좋아지고 공핍층의 전위장벽이 증가되며, 쇼키접합의 형성이 유리해졌다. 쇼키접합이 잘 이루어지는 SiOC 박막에서 ZTO를 증착하였을 때 SiOC와 ZTO 사이의 계면에서 전하들이 재결합되면서 전기적으로 안정된 ZTO 박막을 형성하고, ZTO의 전도성이 증가되었다. 두께가 얇은 반도체소자에서 흐르는 낮은 전류를 감지하기 위해서는 쇼키접합이 이루어져야 하며, 낮은 전류만으로도 전기신호의 품질이 우수해지고 또한 채널층인 ZTO 박막에서의 전류의 발생도 많아지는 것을 확인하였다.

• 한국재료학회지
• /
• 제9권5호
• /
• pp.484-490
• /
• 1999

Pt/SiOz!Si의 기판위에 $(Pb,La)TiO_3$(PLT) 박막을 졸-겔 방법으로 제작하여 La 첨가량 및 후속열처리 온도에 따른 결정학적, 전기적 특성율 조사하였다. $600^{\circ}C$ 이상의 온도에서 열처리된 PLT 박막 시료의 경우 La 도핑량에 관계없이 전형적인 perovskite 결정구조를 보여 주었다. La이 전혀 첨가되지 않은 $(Pb,La)TiO_3$(PT) 시료에 10 mole% La을 첨가할 경우 (PLT-I0 시료) c축 배향도는 약 63%에서 26%로 크게 감소하였다. PLT-1O 박막시료의 깊이에 따른 AES 분석결과 박막내의 각 성분원소 들이 비교척 균일하게 분포되어 았고 하부전극(Pt)과 PLT 박막층 사이에는 상호반응없이 비교적 안정된 막을 형성하고 있음을 알 수 있었다. $600^{\circ}C$에서 열처리된 PLT-1O 박막의 유전상수$({\varepsilon}r)$ 와 유전정접 (tan$\delta$) 은 약 193과 0.02의 값을 나타내였다. 후속열처리 온도를 $600^{\circ}C 에서 700^{\circ}C$로 증가함에 따라 잔류분극$(2Pr,Pr_+-Pr_-)$은 약 $4\muC\textrm{cm}^2 에서 약 16\muC\textrm{cm}^2$로 크게 증가하였으며 잔류 분극값의 증가는 후속열처리에 의해 결정성이 개선되었기 때문이라 판단된다. $30^{\circ}C$ 온도부근에셔 초전계수($\gamma$)는 약 $4.0nC/\textrm{cm}^2{\cdot}^{\circ}C$의 값을 냐타내었다.

• 한국진공학회지
• /
• 제2권2호
• /
• pp.246-254
• /
• 1993

DRAM 커패시터에서 축정용량을 증대시키기 위한 기초연구로서 2가지 방법을 시도하였다. 첫째로, 커패시터의 유효 표면적을 증대시키기 위해 HSG(hemispherical grain)와 rugged 형태의 표면형상을 갖는 폴리실리콘 전극을 저압 화학기상증착법을 이용하여 제잘하였다. 그 결과 기존의 평평한 폴리실리콘 전극에 비하여 유효면적이 증대된 폴리실리콘 전극이 형성되었다. 둘째로, 고유 전상수를 갖는 $Ta_2O_5$ 박막을 각각의 전극에 플라즈마 화학기상증착법으로 증착시키고 후열처리한 후 전기적 특성변화를 조사하였다. MIS(metal-insulator-semiconductor) 구조의 커패시터를 제작하여 전기적 특성을 측정한 결과, HSG와 rugged 형상의 표면을 갖는 전극에서 기존의 평평한 표면을 갖는 전극에 비하여 축전용량은 1.2~1.5배까지 증대하였으나, 주설전류는 표면적의 증가에 따라 함께 증가함을 보였다. TDDB 특성에서도 HSG와 rugged 형상의 표면을 갖는 전극들이 평평한 표면형상에 비하여 더 열화되었음을 보여주었다. 이상과 같은 결과는 $Ta_2O_5$ 유전박막을 이용한 차세대 DRAB 커패시터 연구에 기초자료로 이용될 수 있을 것으로 본다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

• 센서학회지
• /
• 제12권3호
• /
• pp.103-111
• /
• 2003

$Si_3N_4/SiO_2/Si_3N_4$ 열차단막을 이용한 크로멜-알루멜(chromel-alumel) 열전(thermoelectric) 유량센서를 제작하였다. 백금 박막 히터의 저항온도계수는 약 $0.00397/^{\circ}C$이었고, 크로멜-알루멜 열전쌍(thermocouple)의 Seebeck 계수는 약 $36\;{\mu}V/K$이었다. 기체의 열전도도가 증가할수록 유량센서가 나타내는 열기전력은 감소하였으며, 히터의 온도가 증가하거나 히터와 열전쌍 사이의 간격이 감소할수록 유량센서의 $N_2$ 유량에 대한 감도는 증가하였다. 히터 전압을 약 2.5 V로 하였을 때 유량센서의 $N_2$ 유량에 대한 감도는 약 $1.5\;mV/sccm^{1/2}$이었고, 열 응답시간은 약 0.18초이었다. 크로멜-알루멜 열전 유량센서의 유량감도에 있어서 선형 범위가 Bi-Sb 유랑센서의 것보다 더 넓게 나타났다.

• 한국자기학회지
• /
• 제15권2호
• /
• pp.67-75
• /
• 2005

경량 전파흡수체 구현 방안의 하나로 저밀도(약 0.2g/cc) 중공미세구 표면에 수 ${\cal}um$ 두께의 Co 피막을 무전해 도금에 의해 코팅하고, 고주파 전자기 특성 및 전파흡수특성을 조사하였다. Co 도금은 활성화 처리와 도금공정 2단계 과정을 거쳐 시행되었다. 도금공정의 반복에 의해 두께 $2{\~}3\mu$m의 균일한 Co 피막을 얻을 수 있었다. 이 분말을 실리콘 고무와 혼합하여 복합체를 제조하고, 고주파 전자기 물성 및 전파흡수특성을 회로망 분석기로 측정하였다. Co 피막의 강자성 특성 및 전도 특성에 의해 높은 자기손실 및 유전상수를 얻을 수 있었다. 이와 같은 전자기적 특성에 의해 GHz 대역에서 우수한 전파흡수특성(두께 2.0$\~$2.5mm, 전파흡수능 20dB 이상)이 확인되었다. 특히 Co 도금 중공미세구의 밀도(0.84 g/cc)는 페라이트(5.0 g/cc)에 비해 약 1/6에 불과하기 때문에 경량 전파흡수체로서 응용가치가 매우 높음을 제시할 수 있었다.

• Nuclear Engineering and Technology
• /
• 제5권1호
• /
• pp.30-37
• /
• 1973

양극산화 피막의 임피단스(impedance)에 대한 니시다니식은 p-i-n 모델에 기초를 두고 $\omega$$\varepsilon$$\rho$$_{ο}$<<4$\pi$<<$\omega$$\varepsilon$$\rho$$_{\omega$}$의 가정하에서 유도된 것이다. 여기서 $\omega$는 각 주파수, $\varepsilon$는 유전상수, $\rho$$_{ο}$ and $\rho$$_{\omega}$는 양극산화피막의 계면과 중간영역의 비저항이다. 그러나 이 식의 파라데타를 전부 계산할 수 없기 때문에 이 식으로 양극산화피막의 물리적 모형을 분명히 할 수가 없다. 그러므로 $\omega$$\tau$$_{\omega}$1과 In(1+$\omega$$^2$$\tau$$^2$$_{ο}$)<<1이란 가정을 하여 임피단스에 대한 수정된 식을 유도하였다. 여기서 $\tau$$_{\omega}$=$\varepsilon$$\rho$$_{\omega}$/(4$\pi$) 및 $\tau$$_{ο}$=$\varepsilon$$\rho$$_{ο}$/(4$\pi$)로 정의된다. 양극산화피막을 가열하였을 때의 주파수톡성의 변화를 이 수정된 식으로 설명하였다. 양극산화피막을 가열하였을 매 양극산화피막의 임피단스의 변화는 주로 양극산화피막의 확산층의 증가와 비저항의 감소때문이라고 해석하였다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제16권1호
• /
• pp.55-63
• /
• 2020

광대역 광통신 시스템에 사용되는 레이저는 우수한 주파수 선택성과 모드 안정성을 가져야한다. DFB(Distributed Feedback) 레이저는 고주파로 전류 변조를 하더라도 발진 주파수의 변화가 적다. 본 연구에서는 1.55um의 파장을 갖는 DFB 레이저에서 굴절률 격자와 이득 격자가 동시에 존재할 때, 오른쪽 거울 면에 반사가 일어나지 않도록 유전막 코팅을 하여 ρ_r=0 이 되도록 하였다. 문턱에서 최소 이득을 필요로 하는 제 1모드에 대하여, 종 방향으로의 발진 모드의 빔 분포와 방사전력비 P_l/P_r를 ρ_l의 위상=π인 경우와 ρ_l의 위상=π/2인 경우에 대하여 비교 검증했다. ρ_l의 위상=π인 경우, 낮은 문턱 전류와 높은 주파수 안정성을 얻기 위해서는, κL이 8보다 커야 한다. ρ_l의 위상=π/2인 경우, 낮은 문턱 전류를 위해서는 κL=1.0이 되도록 해야 하고, 이때 발진 주파수는 격자 주파수와 일치한다. 반사 방지 코팅을 하지 않은, 두 개의 거울 면을 가진 1.55um의 파장을 갖는 DFB 레이저보다, 한쪽 거울 면에 무반사 코팅을 한 경우에 모드 선별성이 훨씬 크다.

• 한국진공학회지
• /
• 제15권4호
• /
• pp.395-403
• /
• 2006

[ $MgAl_2O_4$ ] 막은 MgO 보호막 보다 단단하며 수분 흡착 오염 문제에 상당히 강한 특성을 가진다. 본 연구에서 AC-PDP 의 유전체보호막으로 사용되는 MgO 보호막의 특성을 개선하기 위해 $MgAl_2O_4/MgO$ 이중층 보호막을 제작하여 특성을 조사하였다. 전자빔 증착기를 사용하여 Cu 기판에 MgO 와 $MgAl_2O_4$을 각각 $1000\AA$ 두께로 증착, $MgAl_2O_4/MgO$ 을 $200/800\AA$ 두께로 적층 증착 후, 이온빔에 의한 충전현상을 제거하기 위해 Al 을 $1000\AA$ 두께로 증착하였다. 집속 이온빔 (focused ion beam: FIB) 장치를 이용하여 10 kV 에서 14 kV 까지 이온빔 에너지에 따라 MgO는 $0.364{\sim}0.449$ 값의 스퍼터링 수율에서 $MgAl_2O_4/MgO$ 을 적층함으로 $24{\sim}30 %$ 낮아진 $0.244{\sim}0.357$ 값의 스퍼터링 수율이 측정되었으며, $MgAl_2O_4$는 가장 낮은 $0.088{\sim}0.109$ 값의 스퍼터링 수율이 측정되었다. g-집속이온빔 (g-FIB) 장치를 이용하여 $Ne^+$ 이온 에너지를 50 V 에서 200 V 까지 변화시켜 $MgAl_2O_4/MgO$ 와 MgO 는 $0.09{\sim}0.12$의 비슷한 이차 전자방출 계수를 측정하였다. AC- PDP 셀의 72 시간 열화실험 후 SEM 및 AFM으로 열화된 보호막의 표면을 관찰하여 기존의 단일 MgO 보호막과 $MgAl_2O_4/MgO$의 적층보호막의 열화특성을 살펴보았다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.29-37
• /
• 1999

La 농도에 따른 PLT 박막을 sol-gel법으로 제작하여, La 농도가 PLT 박막의 전기적 특성에 미치는 영양을 조사하였다. La 농도가 5 mol%에서 28 mol%로 증가함에 따라 10KHz의 주파수에서 비유전률은 428에서 761로 증가하였고 유전손실은 0.063에서 0.024로 감소하였으며, 누설전류밀도는 150kV/cm의 전기장에서 6.96${\mu}A/cm^2$에서 0.79${\mu}A/cm^2$으로 감소하는 추세를 보였다. La 농도에 따른 PLT 박막의 이력곡선을 측정한 결과, La의 농도가 5mol%에서 28mol%로 증가함에 따라 잔류분극은 9.55${\mu}C/cm^2$ 에서 1.10${\mu}C/cm^2$ 으로 항전계는 46.4kV/cm에서 13.7kV/cm로 감소하였다. La 농도를 5 mol%에서 28 mol% 까지 변화시킨 PLT 박막에 대한 피로특성을 조사한 결과, La 농도가 증가할수록 피로특성이 현저히 개선됨을 알 수 있었다. 특히, La 농도가 28mol%인 PLT 박막의 경우, 상유전상을 가지며 5V에서 전하축적밀도와 누설전류밀도는 각각 134fC/${\mu}cm^2$과 1.01${\mu}A/cm^2$ 이었으며, La 농도가 10mol%인 PLT 박막은 6.96${\mu}C/cm^2$의 잔류분극과 40.2kV/cm의 항전계를 가졌다. 또한 ${\pm}5V$ 의 사각펄스를 $10^9$회 가한 후에도 잔류분극의 값이 약 20% 감소하는 비교적 우수한 특성을 나타내었다. 결론적으로, La이 10mol% 와 28mol% 첨가된 PLT 박막은 각각 NVFRAM과 차세대 DRAM 용 캐패시터 절연막으로 사용될 수 있는 매우 유망한 재료라 생각할 수 있다.