• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.1-7
• /
• 2006

WLCSP(wafer level chip size package)는 웨이퍼 레벨에서 패키지 공정이 이루어지는 차세대 패키지 중 하나이다. WLCSP는 웨이퍼 레벨에서 패키지 공정이 이루어진다는 특징으로 인하여 웨이퍼당 생산되는 반도체 칩의 수에 따라 그 패키징 비용을 크게 줄일 수 있다는 장점이 있다. 그러나 응력 버퍼 역할을 하는 기판을 없애는 혁신적인 구조로 인하여 솔더 조인트의 신뢰성이 기존의 BGA 패키지에 비하여 취약하게 되는데, 이러한 솔더 조인트 신뢰성에 대하여 반도체 칩과 솔더볼을 연결하는 폴리머 절연층은 열팽창계수 차이에 의해 발생하는 응력을 흡수하는 중요한 역할을 하게 된다. 본 연구에서는 하이닉스에서 개발한 Omega-CSP를 사용하여 솔더볼 배열 변화와 제 1 절연층의 특성에 따른 솔더 조인트의 열피로 특성을 평가하였다. 그 결과 절연층의 특성 변화가 솔더 조인트의 열피로 특성에 주는 영향은 솔더볼 배열 구조에 따라 변화되는 것을 확인하였다.

• 한국정밀공학회지
• /
• 제25권10호
• /
• pp.115-121
• /
• 2008

This paper presents bisymmetric dual iron core lineal motor stage for heavy-duty high precision applications such as large area micro-grooving machines or high precision roll die machines. In this stage, two iron core linear motors are installed in laterally symmetric way to cancel out the attractive forces. Main focus was given to analyzing the effect of cogging force and moment for two different layouts, which are symmetric and half-pitch shifted ones. Experimental results showed that the symmetric layout is more adequate for high precision applications because of its clear moment cancellation effect. It was also verified that the effect of the residual cogging moment can be suppressed further by increasing the bearing stiffness. One problem of the symmetric layout is added cogging force which hinders smooth motion, but its effect was relatively small compared with that of moment cancellation.

• International Journal of Precision Engineering and Manufacturing
• /
• 제5권1호
• /
• pp.36-41
• /
• 2004

The blanking of thin sheet metal using progressive dies is an important process on production of precision electronic machine parts such as IC leadframe. This paper summarizes the results of simulating the progressive blanking process by means of LS/DYNA. In order to verify the influence of blanking order on the final lead profile and deformed configuration, simulation technique has been proposed and analyzed using a commercial FEM code, LS/DYNA. The results of FE-simulations are in good agreement with the experimental result. After then, to construct rule base in progressive blanking process, FE-simulation has been performed using a simple model. Based on this result rule base is set up and then the blanking order of inner lead is rearranged. Consequently, from the results of FE-simulation using suggested method in this paper, it is possible to predict the shift of lead to manufacture high precision lead frame in progressive blanking process. The proposed method can give more systematic and economically feasible means for designing progressive blanking process.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 추계학술발표논문집 2부
• /
• pp.929-932
• /
• 2010

플런저(Plunger)의 부품 용도는 점화 플러그와 조립 되는 부품으로 연료 분사장치에 적용하여 연료 효율이 약 15~20% 개선됨이 일본에서 검증되어 일본은 상용화 되었다. 국내에서는 개발단계로 처음에 냉간단조로 개발하였다가 원가 및 생산성 문제로 프로그레시브금형(Progressive Die)로 개발 하려는 단계이다. 디젤기관에 사용되며 기관의 출력을 조절하기 위해 플런저를 이용하여 연료의 토출량을 조절할 때 사용이 된다. 이에 본 논문에서는 디젤 차량에 장착되는 플런저를 냉간단조방식이 아닌 원가 및 생산성을 확보할 수 있는 프로그레시브 금형에 적용하여 양산할 수 있는 스트립 레이아웃을 개발하고자 하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 추계학술논문집 2부
• /
• pp.607-610
• /
• 2011

본 논문은 하이브리드 자동차 및 전기자동차의 고주파 발생시 전자파를 차단하는 역할을 하는 인버터 실드쉘의 단공정 스트립 레이아웃과 금형제작에 관한 연구이다. 현재는 일본에서 금형을 수입하여 7벌 단공정 금형방식으로 개발하여 65톤 프레스에서 시험생산하고 있는 중이다. 이에 본 논문에서는 단공정 금형의 스트립 레이아웃을 분석하여 프로그레시브금형설계 및 제작시 원가경쟁력을 갖추기 위하여 연구하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1991년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 22-24 Oct. 1991
• /
• pp.793-798
• /
• 1991

Implementation of AGVS (Automated Guided Vehicle System) in CIMS (Computer Integrated Manufacturing System) generally requires substantial study to optimize design and performance of the guide path. Traditional mathematical approaches have been used with limited success to analyze AGVS. These approaches, however, do not provide a practical opportunity to use by path designers. This paper presents a new approach based on Jules in designing and assessing AGV path to have better design of the closed-loop layout. A framework for the approach is proposed and a case study is reported to demonstrate the framework. Deletion of seldom used paths and addition of bypasses to solve the congestion problem are conducted automatically through simulation expefiments. To visualize die results a graphic control program is developed and integrated with AutoMod/AutoGram simulation package.

• 전자공학회논문지A
• /
• 제33A권11호
• /
• pp.152-161
• /
• 1996

This paper descrisbes the implementation of a 20D DCT that can be used for video conference, JPEG, and MPEG-related applications. The implemented DCT consists of two 1-D DCTs and a transposed memory between them, and uses ROM-based multipliers instead of conventional ones. As the system bit length, the minimum bit length that satisfies the accuracy specified by the ITU standard H.261 was chosen through the simulations using the C language. The proposed design uses a dual port RAM for the transposed memory, and processes two bits of input-pixel data simultaneously t ospeed up addition process using two sets of ROMs. The basic system architecture was designed using th Synopsys schematic editor, and internal modules were described in VHDL and synthesized to logic level after simulation. Then, the compass silicon compiler was used to create the final lyout with 0.8um CMOS libraries, using the standard cell approach. The final layout contains about 110, 000 transistors and has a die area of 4.68mm * 4.96mm, and the system has the processing speed of about 50M pixels/sec.

• 한국금형공학회:학술대회논문집
• /
• 한국금형공학회 2008년도 하계 학술대회
• /
• pp.89-94
• /
• 2008

The injection molding process is a predominant method for producing plastic parts. In order to maximize productivity and molding quality in a injection mold, it is important that each cavity in a multi-cavity injection mold is identical. This requires that cavity dimensions should be identical and delivery system of melt to each cavity have to be the same. Despite the geometrically balanced layout in multi-cavity injection mold more than 4 cavities, it has been observed that the filling in each cavity results in imbalances. Most of cases, this phenomenon of filling imbalances have a bad effect on dimension accuracy, warpage, molding appearance and strength of molding parts. In this study, experiment were conducted to investigate the effect of filling imbalances on the molding quality(surface gloss, shrinkage, tensile strength) in the multy-cavity injection mold.

• 대한전자공학회논문지SD
• /
• 제43권5호
• /
• pp.54-63
• /
• 2006

본 논문에서는 4세대 이동 통신 시스템에서 요구되는 사양을 위해, 해상도, 동작속도, 칩 면적 및 소모 전력을 최적화한 14b 100MS/s 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 동작 모델 시뮬레이션을 통해 최적화된 구조를 분석 및 검증하여 3단 파이프라인 구조로 설계하였으며, Nyquist 입력에서도 14 비트 수준의 유효비트 수를 가지는 광대역 저잡음 SHA 회로를 기반으로 하고, MDAC에 사용되는 커패시터의 소자 부정합에 의한 영향을 최소화하기 위하여 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 또한, 100MS/s의 동작 속도에서 6 비트의 해상도와 소면적을 필요로 하는 최종단의 flash ADC는 오픈 루프 오프셋 샘플링 및 인터폴레이션 기법을 사용하였다. 제안하는 시제품 ADC는 SMIC 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 14비트 해상도에서 각각 1.03LSB, 5.47LSB 수준을 보이며, 100MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 59dB, 72dB의 동적 성능을 보여준다. 시제품 ADC의 칩 면적은 $3.4mm^2$이며 소모 전력은 1.8V 전원전압에서 145mW이다.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.82-88
• /
• 2015

본 논문에서는 자동차 스마트 정션 박스(Smart Junction Box: SJB)의 소형화를 위하여 기존에 단위소자로 구성되어 있던 Enable 스위치 회로의 ASIC화를 위한 연구를 수행하였다. Enable 스위치 회로는 점화신호(Ignition: IG)를 입력으로 받아 SJB를 구성하는 Linear Regulator 및 다른 구성요소의 구동을 위한 Enable 신호 전달 역할을 한다. $0.18{\mu}m$ BCDMOS 공정을 사용하여 회로를 설계하였으며, 설계된 회로는 시뮬레이션을 통해 AEC-Q100과 ISO 7637-2에 기술된 조건을 만족함을 검증하였다. 설계된 Enable 스위치 회로의 레이아웃 크기는 $1.67mm{\times}0.54mm$이며, $3mm{\times}3mm$ 크기의 HVSON8로 패키징 할 수 있다. ASIC화된 Enable 스위치 회로는 단위소자를 사용하여 Enable 스위치 회로를 구성하였을 때 보다 소요면적을 1/30 이상 축소할 수 있는 것으로 확인하였으며, 이를 통해 SJB 보드의 소형화에 기여할 것으로 기대할 수 있다.