• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(5)
• /
• pp.135-138
• /
• 2001

This paper presents micro step driving method using VHDL(Very high speed integrated circuit Hardware Description Language) which can configure CPLD(Complex Programmable Logic Device). Using VHDL which can do abstractive programming is similar to high level language. The whole block divided into five parts with freq. divide part, saw-tooth wave generation part, sine-cosine wave generation part, comparative part, out part. In the result of this study, peripheral circuits are to be simple and using LPM(Library of Parameterized Modules) is more easily to configure circuit. It is easy to verify and implement by using VHDL. To subdivide one natural step, we confirm that using micro step driver is expected that the rotor motion is stepless very smooth.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2003년도 Proceedings of ACRS 2003 ISRS
• /
• pp.219-221
• /
• 2003

With regarding to web GIS, OGC promotes WFS allowing a client to retrieve geospatial data encoded in GML which is a modeling language to encode the semantics, syntax and schema of geospatial information resources. Even though GML provides benefits for geographic description, it is too heavy to be processed by mobile devices. In order to address the issue, this paper evaluates GML service with WFS server and GML viewers. Through this paper, we get analyses of properties of GML geospatial data and the effects on wireless devices, which are expected to be fundamental materials onto a design of mobile applications.

• Journal of information and communication convergence engineering
• /
• 제7권3호
• /
• pp.399-403
• /
• 2009

In IEEE 802.15.1 (Bluetooth) Ad-hoc networks, the frequency is resolved by the specific part of the digits of the Device clock and the Bluetooth address of the Master device in a given piconet. The piconet performs a fast frequency hopping scheme over 79 carriers of 1-MHz bandwidth. Since there is no coordination between different piconets, packet collisions may occur if two piconets are located near one another. In this paper, we proposed a software/hardware co-design of an adaptive frequency decision mechanism so that more than two different kinds of wireless devices can stay connected without frequency collision. Suggested method was implemented with C program and HDL (Hardware Description Language) and automatically synthesized and laid out. The adaptive frequency hopping circuit was implemented in a prototype and showed its operation at 24MHz correctly.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.741-744
• /
• 2006

홈네트워크 시스템의 안전성을 보장하기 위한 다양한 보안 기술들에 관한 연구가 활발히 진행되고 있다. 현재 개발이 진행되고 있는 보안 기술로는 디바이스 인증, 사용자 인증, 접근 제어, 방화벽과 같은 비교적 단순한 보안 메커니즘을 지원하고 있다. 하지만 이러한 보안 메커니즘들을 효과적으로 관리하고 수행하기 위해서는 홈네트워크를 효율적으로 정의하고 보안을 기술할 수 있는 표현 방식이 필요하다. 따라서 본 논문에서는 홈네트워크 보안 요소를 정의하고 기술하기 위한 xHDL 언어의 문법을 정의하고 각 구성 요소가 가지는 의미를 분석한다.

• 공학논문집
• /
• 제6권1호
• /
• pp.111-124
• /
• 2004

반도체 기술의 발전과 설계환경의 변화로 비용과 시간이 많이 소요되는 Custom-VLSI 구현 방식보다 Programmable Logic Device (PLD)를 이용한 시스템 구현이 일반화 되어 가는 추세이다. 또한 설계 방식도 Schematic Capture 방식 대신에 보다 효율적이고 표준화된 방식인 Hardware Description Language (HDL)의 활용으로 변화하고 있다. 본 연구에서는 지난 연구 결과를 확장하여 활용영역을 넓혀 가고 있는 다차원 디지털 필터를 PLD를 이용하여 효율적으로 구현할 수 있는 구조를 연구하여 제안하였다. 다차원 디지털 필터링 알고리즘의 효율적인 구현을 위하여 알고리즘 분해방법을 이용하였다. 알고리즘 분해방법은 다차원 디지털 신호처리 알고리즘에 내재된 병렬성을 상태공간식을 이용하여 추출하고, 이로부터 computational primitive(CP)를 얻을 수 있도록 하여준다. 구해진 CP는 VHDL을 이용하여 설계하였으며, 이를 component로 활용하여 효율적인 다차원 디지털 필터를 설계하였다. 설계된 필터를 PLD에 구현함으로써 시스템에 장착된 상태에서 upgrade가 가능하게 되었을 뿐만 아니라, 다차원 디지털 필터를 필요로 하는 모든 시스템의 설계에 component로 사용함으로써 시스템의 Time-to-market 시간을 크게 단축할 수 있다.

• 한국지능시스템학회논문지
• /
• 제19권1호
• /
• pp.145-151
• /
• 2009

유비쿼터스 네트워크의 실현을 위한 4세대 통신방식의 유력한 후보로 부상하는 OFDM (Orthogonal Frequency Division Multiplexing) 통신방식이 육상에서 주목받고 있으며, 고속 데이터 전송을 위한 Wireless LAN의 표준기술로 확정되어 있다. 해상통신의 경우에서도 OFDM 통신방식은 VHF 대역을 이용한 데이터 전송방식으로 제안되고 있으며 ITU (International Telecommunication Union)는 해상통신에서 32-point FFT (Fast Fourier Transform)를 사용하도록 권고하고 있다. 해상 통신에서는 해양사고 및 조난 시에도 통신이 이루어져야 하는 한계상황을 고려하면 OFDM 통신시스템의 중요 디바이스인 FFT는 저전력으로 동작되어야 한다. 따라서 본 논문에서는 OFDM 방식의 중요 디바이스인 32-point FFT를 저전력으로 동작시키기 위해 radix-2와 radix-4를 이용하여 저전력 32-point FFT 알고리즘을 제안한다. 최적화된 설계로 32-point FFT를 저전력 동작이 가능하도록 설계하였으며, 제안한 알고리즘은 VHDL (VHSIC hardware description language)로 구현하고 FPGA (field-programmable gate array) Spartan3 board에 장착하여 Matlab의 이론값과 비교, 검증하였다.

• 한국정보통신학회논문지
• /
• 제10권6호
• /
• pp.1101-1105
• /
• 2006

웹서비스의 이벤트를 수신하기 위한 Web Services Eventing과 WS-Notification과 같이 현존하는 관련 표준은 하나의 이벤트 묶음을 무조건적으로 수신하거나 하나의 이벤트에 하나의 조건을 제시할 수밖에 없다는 것이 문제점으로 지적되고 있다. 그러나 실제로 이벤트들을 처리하기 위해서는 하나의 이벤트를 수신할 때도 다양한 조건을 제시할 수 있도록 하여, 동일한 이벤트를 받았을 때에도 다양한 조건식에 따라 원하는 작업을 수행할 수 있도록 하는 유연성을 제공하여야 한다. 본 논문은 그러한 유연성을 제공하는 유비쿼터스 웹서비스 환경에서 이벤트 기반의 룰 처리 기법에 대해서 살펴보도록 한다.

• ETRI Journal
• /
• 제33권5호
• /
• pp.731-740
• /
• 2011

Reconfigurable computing using a field-programmable gate-array (FPGA) device has become a promising solution in system design because of its power efficiency and design flexibility. To bring the benefit of FPGA to many application programmers, there has been intensive research about automatic translation from high-level programming languages (HLL) such as C and C++ into hardware. However, the large gap of syntaxes and semantics between hardware and software programming makes the translation challenging. In this paper, we introduce a new approach for the translation by using the widely used GCC compiler. By simply adding a hardware description language (HDL) backend to the existing state-of- the-art compiler, we could minimize an effort to implement the translator while supporting full features of HLL in the HLL-to-HDL translation and providing high performance. Our translator, called GCC2Verilog, was implemented as the GCC's cross compiler targeting at FPGAs instead of microprocessor architectures. Our experiment shows that we could achieve a speedup of up to 34 times and 17 times on average with 4-port memory over PICO microprocessor execution in selected EEMBC benchmarks.

• 전기학회논문지
• /
• 제57권1호
• /
• pp.14-19
• /
• 2008

In order to verify a substation automation system based on IEC 61850, Korea Electric Power Research Institute under the project related to SAS has constructed IED testing system, which consists of HMI, IED(Intelligent Electronic Device), network equipment, V/I generator, and performed a various of communication tests such as the interoperability test between two IEDs made by other vendors. The test was proceeded based on SCL(Substation Configuration Description Language). This paper presents ways and procedures to simulate those tests and solutions to clear up SCL based engineering problems and compatibility among the individual manufacture tools.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.93-97
• /
• 2005

This paper proposes a design of stepper motor control in microstep driven mode using FPGA (Field Programmable Gate Array) for hardware implementation. The methods to drive stepper motor in microstep excitation mode are to control of the controlling currents in each phase windings of stepper motor with reference signals. These reference signals are used for controlling the current levels, the required variation of current levels with rotor position can be obtained from the ideal linear or sinusoidal approximations to the static torque-displacement ($T-{\theta}$) characteristic curve. In addition, the hardware implementation of stepper motor controller can be designed uses VHDL (Very high speed integrated circuits Hardware Description Language) and synthesis using an Altera FPGA, FLEX10K family, EPF10K20RC240-4 device as target technology and use MAX+PlusII program for overall development. A multi-stack variable-reluctance stepper motor of Sanyo Denki is used in the experiments.