• 한국산학기술학회논문지
• /
• 제12권5호
• /
• pp.2291-2293
• /
• 2011

본 논문에서는 유연성 있는 신호처리 방법으로 디지털 로직을 컴퓨터 논리연산 명령으로 구성하여 외부에서의 입력신호에 대응하는 논리연산의 결과를 입출력 채널을 통해 외부로 출력해 줄 수 있는 드라이브에 관한 연구이다. 이는 Decoder IC Multiplexer & Demulti Plexer, 기본 로직 IC 등의 가상구현 및 BIT출력이 가능한 디지털 신호원으로서의 기능이 가능하며 일반 산업체에서 유용하게 사용될 수 있으리라 사료된다.

• 한국산학기술학회논문지
• /
• 제5권1호
• /
• pp.26-28
• /
• 2004

본 논문에서는 유연성 있는 신호처리 방법으로 디지털 로직을 컴퓨터 논리연산 명령으로 구성하여 외부에서의 입력신호에 대응하는 논리연산의 결과를 입출력 채널을 통해 외부로 출력해 줄 수 있는 드라이브에 관한 연구이다. 이는 Decoder IC Multiolexer & Demulti Plexer, 기본 로직 IC 등의 가상구현 및 BIT출력이 가능한 디지털 신호원으로서의 기능이 가능하며 일반 산업체에서 유용하게 사용될 수 있으리라 사료된다.

• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.48-55
• /
• 2000

최근 집적회로 설계 환경의 급속한 발전함에 따라 IC(Integration Circuit) 설계 규모는 1개의 It에 다양한 기능을 포함한 SoC(System on Chip)의 설계가 가능할 정도로 설계 규모가 커졌다. 또한 소비 시장은 급격한 변화에 따라 새로운 제품이 빠른 시간에 양산되기를 원한다. 본 논문에서는 기능 검증과 회로 수정이 용이한 설계 방법을 적용하여 디지털 방송 시스템에서 오디오 수신기로 사용할 수 있는 MPEG(Moving Picture Expert Group) 계층 2 복호기를 설계하였다. 또한 본 논문에서는 설계하고자 하는 디지털 방송용 오디오 복호기는 알고리즘을 최적화하여 실시간 처리가 가능하며, 하드웨어 크기를 줄이는데 중점을 두었다. MPEG 계층 2 복호화 알고리즘은 하드웨어 크기에 많은 영향을 주는 가산을 포함한 승산기를 포함하고 있는데, 하드웨어 최적화를 위하여 승산에 사용되는 계수를 SD(Sign Digit)으로 표현하고, 이를 이용한 MAC(Multiplier with Accumulator) 연산기는 승산기가 포함되지 않은 구조로 구현할 수 있었다. 설계된 디지털 방송용 오디오 복호기는 13,957Gate의 하드웨어 크기로 구현할 수 있었으며, 기존의 승산기를 사용하였을 경우보다 22%(40000Gate)을 줄일 수 있었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1986년도 추계학술발표회 논문집
• /
• pp.92-102
• /
• 1986

In this paper, Modular cell approach was applied to custom IC design or RS decoder. For the design of RS decoder by modular cells, 3 basic cells and one extra circuit are designed, these are, SYN cell for syndrome calculation, AL cell for error locator polynomial calculation, and REM cell for remaining error transform calculation. RS decoder design by these basic cells is very simple and regular, and naturally suitable for VLSI RS decoder design.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1997년도 학술대회
• /
• pp.101-106
• /
• 1997

Palplus system is a new European 16:9 wide screen TV format which has a full compatibility with standard PAL and the system has a advantage of improving picture quality by the reduction of cross color and cross luminance as well as making use of the full horizontal luminance bandwidth of the PAL system. We implemented European 16:9 PALplus Digital decoder(625/50/2:1) system using SVP(Serial Video Processor) IC and discrete helper demodulator.

• Journal of Electrical Engineering and information Science
• /
• 제3권2호
• /
• pp.139-144
• /
• 1998

This paper describes the design of a variable rate QPSK demodulator for digital satellite TV system. This true variable-rate demodulator employs a unique architecture to realize an all digital synchronization and detection algorithm. Data-flow based design approach enabled a seamless transition from high level design optimization to physical layout. The demodulator has been integrated with Viterbi decoder, de-interleaver, and Ree-Solomon decoder to make a single chip Digital Video Broadcast (DVB) receiver. The receiver IC has been fabricated with a 0.5mm CMOS TLM process and proved fully functional in a real-world set-up.

• 한국통신학회논문지
• /
• 제14권1호
• /
• pp.65-74
• /
• 1989

본 논문에서는 2원 BCH부호의 복호에 있어서 오류위치다항식을 구하지 않고 오증으로부터 직접 오류위치를 찾아 오류를 정정할 수 있는 2원 BCH부호의 직접복호법을 연구 분석하고 이 복호법을 이용하여 3중오류정정 및 4중오류정정 BCH부호의 복호기를 설계하였다. 또한 실예로써 3중오류정정(63.45) BCH부호를 택하여 이 복호기를 TTL IC로 직접 장치화함으로써 이 복호법의 효율성과 타당성을 입증하고 이 복호기가 매우 간단한 Hardware로 장치화 될 수 있음을 보았다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.221-227
• /
• 2014

본 논문에서는 PS의 복호화과정에서 톤 성분에 영향을 주는 잔향 성분을 효과적으로 억제할 수 있는 합성 방법을 제안하였다. PS에서 잔향 성분은 비상관 필터를 이용하여 구할 수 있으며, 부호화단에서 분석된 IC 파라미터를 통해서 합성되는 잔향의 비중이 결정된다. 하지만 파라미터들은 서브밴드 도메인에서 분석되기 때문에, 톤 성분이 존재하는 대역에서도 낮은 IC값이 분석될 수 있고, 이는 출력 신호의 음질 열화를 야기시킨다. 본 논문에서는 이러한 문제를 보완하기 위해 복호화단으로 입력되는 다운믹스 신호의 토널리티를 측정하였고, 이 측정된 값을 통해 합성되는 잔향 성분의 비중을 조절해주었다. 실험은 시뮬레이션 결과를 통해 성능을 검증한 후에 주관적 음질 평가를 수행하였고, 전체적으로 음질 향상이 있음을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.249-250
• /
• 2008

In this paper, we propose the single polycrystalline silicon flash EEPROM IC with a new structure which does not need the high voltage switching circuit. The design of high voltage switching circuits which are needed for the data program and erase, has been an obstacle to develop the single-poly EEPROM. Therefore, we has proposed the new cell structure which uses the low voltage switching circuits and has designed the full chip. A new single-poly EEPROM cell is designed and the full chip including the control block, the analog block, row decoder block, and the datapath block is designed. And the each block is verified by using the computer simulation. In addition, the full chip layout is performed.

• 한국항행학회논문지
• /
• 제13권3호
• /
• pp.385-392
• /
• 2009

본 논문은 다중 안테나 시스템에서 연 간섭 제거(SoIC)를 이용한 저 복잡도 최소 평균 제곱 에러(MMSE) 신호 검파 방식을 제안한다. 제안하는 검파 방식은 다중 안테나로부터 송신된 서로 다른 정보 신호를 낮은 복잡도로 검파하기 위하여 복호기와 검파기의 터보 반복 과정에서 검파기의 필터 계수 계산 시 역행렬 연산이 필요한 행렬에 간단한 역행렬 정리를 적용하여 검파 필터의 계수를 구함으로써 반복 수신 당 한번의 역행렬 연산으로 기존의 MMSE 검파 방식과 동일한 필터 계수를 얻을 수 있도록 한다. 또한 일정한 신호 전력을 갖는 변조 방식을 사용하는 시스템의 경우 검파 성능에 영향을 주는 가장 큰 간섭 신호만을 선택하여 제안 방식을 적용함으로써 더욱 낮은 복잡도로 검파기의 필터 계수를 구할 수 있도록 한다. 전산 모의실험을 통하여 제안 방식의 검파 성능을 기존 검파 방식과 비교함으로써 제안하는 검파 방식이 반복 수신기를 사용하는 다중 안테나 시스템에 효과적으로 사용될 수 있음을 보인다.