• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1994.10a
• /
• pp.20-25
• /
• 1994

절삭공정의 자동화의 무인화를 달성하기 위해서는 경험을 가진 작업자의 역활이 컴퓨터에 의한 자동적인 감시 및 제어시스템으로 대체되어야 한다. 특히 공작기계에서 발생할 수 있는 자체의 고장이나 절삭과정중에 발생하는 이상상태를 실시간으로 검출하여 원인을 자동적으로 진달 할 수 있어야 한다. 절삭가공 공작기계의 이상상태 감시 및 진단의 현황을 살펴보면 주로 공구상태의 감시와 채터 감시가 연구의 대상 이 되고 있다. 공구상태의 감시는 공구의 마모와 파단을 검출하고 있다. 이 중에서 공구의 파단은 발생 즉시 실시간으로 감시되어야 한다. 밀링작업에서는 1회전 이내의 공구회전에 파단을 검출하고 기계를 정지시켜야 한다. 최근의 절삭가공에서는 절삭공구로 강력절삭을 위해 고경도 재료를 사용함에 따라 공구의 파단이 빈번하게 발생하고 있다. 정면밀링과 같은 단속절상에서는 절삭날이 큰 충격을 받으므로 더욱 파단에 대한 감시가 필요하다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.895-898
• /
• 2001

본 논문에서는 TI사의 고정 소숫점 연산을 하는 DSP 중 7MS320C62xx를 이용하여 미 국방성의 2.4kbps MELP(Mixed Excitation Linear Predictive) 보코더의 실시간 구현을 목표로 최적화 과정을 수행하였다. 연구에서 사용된 7MS320C62xx의 경우 1,200∼2,400MIPS의 성능을 가지므로 PC강 C컴파일러에서도 최적화 되지 않은 MELP의 복잡도가 일정 레벨에서 실시간이 가능하도록 하였다. 먼저 C레벨에서 최적화 작업을 거친후, 논문에서 사용된 DSP에서 제공하는 컴파일러에서의 최적화 과정을 통해 실시간 동작하도록 하였다. 또한 PC용 C 컴파일러에서 시뮬레이션 한 결과와 DSP 상에서 구현한 복호화기의 출력이 정확히 일치함을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2006.06a
• /
• pp.465-466
• /
• 2006

대부분의 전력전자 시스템과 마찬가지로 3상 UPS 시스템 역시 전력전자 알고리즘 개발자가 응용프로그램을 작성할 때 하드웨어를 조작하고 초기화하는 하위 수준 코드를 작성해 왔다. 이와 같은 응용 소프트웨어와 하드웨어의 밀접한 통합은 시스템 성능차원에서는 부족함이 없으나 이식성과 유지보수 측면에서 많은 문제점을 보여왔다. 또한, 다양화 된 고객요구에 의하여 시스템이 점점 더 복잡해짐에 따라서 기존 소프트웨어 구성은 한계를 이르렀다. 본 논문에서는 TI사의 실시간 운영체제인 DSP/BIOS를 이용하여 3상 UPS 시스템 하드웨어와 응용프로그램을 분리하는 추상화 작업을 통해서 이루어진 성과에 관하여 제시한다. 분업화되고 상호 연동하는 방식의 개발 패러다임의 변화는 전력전자 알고리즘 개발자가 더 많은 시간을 알고리즘 개발에 투입 할 수 있게 하였고 다른 분야 개발자가 병렬로 소프트웨어 개발을 진행함에 따라서 전체적으로 개발기간의 단축을 가져왔다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.2
• /
• pp.82-92
• /
• 2008

Recently, many digital signal processing(DSP) applications such as H.264, CDMA and MP3 are predominant tasks for modern high-performance portable devices. These applications are generally computation-intensive, and therefore, require quite complicated accelerator units to improve performance. Designing such specialized, yet fixed DSP accelerators takes lots of effort. Therefore, DSPs with multiple accelerators often have a very poor time-to-market and an unacceptable area overhead. To avoid such long time-to-market and high-area overhead, dynamically reconfigurable DSP architectures have attracted a lot of attention lately. Dynamically reconfigurable DSPs typically employ a multi-functional DSP accelerator which executes similar, yet different multiple kinds of computations for DSP applications. With this type of dynamically reconfigurable DSP accelerators, the time to market reduces significantly. However, integrating multiple functionalities into a single IP often results in excessive control and area overhead. Therefore, delay and power consumption often turn out to be quite excessive. In this thesis, to reduce power consumption of dynamically reconfigurable IPs, we propose a novel fine-grained clock gating scheme, and to reduce size of dynamically reconfigurable IPs, we propose a compact multiplier-less multiplication unit where shifters and adders carry out constant multiplications.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.6
• /
• pp.885-890
• /
• 2002

Turbo compressor needs high speed rotation of impeller in structure, high rated gearbox and conventional induction motor. This mechanical system increased the moment of inertia and mechanical friction loss. Resently the study of turbo compressor applied super high speed motor and drive, removing gearbox made its size small and mechanical friction loss minimum. In this study we tried to develope variable super high speed motor controller, compressor controller and MMI controller under one DSP based systems for 1500Hp, 70,000rpm direct drive Turbo compressor. It have to do unitification of each controller"s hardware and software. The result of study is applied to a 150Hp direct turbo compressor and makes it goods.oods.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.40 no.4
• /
• pp.225-234
• /
• 2003

Turbo compressors need high speed rotating impeller in structure, high rate gearbox and conventional induction motor. This mechanical system increased moment of inertia and mechanical friction loss. Recently turbo compressor has adopted a super high-speed motor and driver and have made its size smaller and mechanical friction loss at minimum. In this paper, variable super high - speed motor controller, compressor controller and MMI controller are implemented with only one DSP (TMS320VC33) chip for a 150HP, 70,000rpm direct drive turbo compressor. It was required hardware and software integration. The result of integration, Controller hardware became simple and all control software are developed same developing tool. The implements turbo compressor meets the requirements.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.15 no.6
• /
• pp.417-424
• /
• 2010

This paper proposes a new islanding detection method for a grid-connected photovoltaic system. It is based on the fact that the equivalent harmonic components vary according to the grid connection status. The advantage of the proposed method is the reduced Non-Detection Zone and fast detection time. Also it can have the robust detection capability against grid disturbances. The theoretic analysis using grid-harmonic modeling is performed and verified by test result using 32-bit high performance DSP processor.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06c
• /
• pp.205-208
• /
• 1998

본 논문에서는 VLSI 기술에 바탕을 둔 top-down 접근 방식에 의하여 MPEG-2 오디오 부호화 알고리듬을 구현하였다. MPEG-2 오디오 부호화기의 알고리듬은 많은 연산량을 갖고 이질적인 특성을 갖고 이질적인 특성을 갖는 알고리듬들이 복합적으로 존재한다. 그러므로, 부호화기를 효과적으로 구현하기 위해서는 알고리듬 수준에서 구조적 수준에 이르기까지 많은 고찰이 이루어져야 한다. 본 논문에서는 우선 전체 부호화 알고리듬을 분석하여 이들을 다시 작업이라고 정의된 작은 부-알고리듬으로 나누었다. 다음으로, 분할된 작업들은 시간과 공간을 초대한 활용할 수 있도록 적절한 작업 순서를 부여하고, 좀 더 큰 모듈들로 모으는 클러스터링을 수행하였다. 마지막으로 이러한 분석 결과를 바탕으로, 실시간으로 동작하는 5.1 채널 MPEG-2 오디오 부호화기를 설계하였다. 설계된 시스템은 두 개의 하드웨어 블록과 한 개의 ASIP형 DSP 프로세서를 갖는 이질적인 다중 프로세서의 형태를 갖는다. 설계된 오디오 부호화기는 0.6$\mu\textrm{m}$ 표준 셀 기술을 이용하여 단일 칩으로 제작되었으며, PC에 탑재 가능한 시험 기판을 제작하여 동작을 검증하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.161-164
• /
• 2000

본 논문에서는 최근 휴대용 오디오 기기 등에서 활발하게 사용되고 있는 MP3 (MPEG-1,2 계충-III) 오디오 복호화 알고리듬을 실시간 구현하였다. 휴대용 기기에 적합한 저전력 설계를 위하여 16비트 고정 소수점 범용 DSP인 모토로라 DSP56654를 이용하였고, 연산량을 줄이기 위한 작업을 수행하였다. 또한 음질 열화를 최소화하고 CD 수준의 고음질을 얻기 위해서 각 복호화 과정에 대한 최적의 고정소수점 연산을 연구하였다. 구현된 복호화기는 약 40MIPS 정도의 연산량으로 90dB이상의 SNR을 갖는 최종 PCM 샘플을 생성한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.3B
• /
• pp.288-294
• /
• 2001

본 논문에서는 CS-ACELP 음성부호화기를 TMS320C6201 고정소수점 DSP 칩을 탑재한 EVM 보드 상에서 권고안(G.729)과 함께 제공되는 고정수점 C 프로그램을 바탕으로 실시간 구현하였다. CS-ACELP 음성부호화기를 실시간 구현하기 위한 최적화 방법에 대해 기술하였으며, 구현된 시스템의 음질 평가를 위해서 음성신호에 대한 C 프로그램의 출력과 구현된 시스템의 출력을 비교하였다. 실험 결과, 최적화 작업을 통해 구해진 전체 프로그램 메모리의 크기는 약 14.04kWords 였으며, 한 프레임(10ms)을 처리하는데 2.5 ms가 소요되었다. 또한, 임의의 음성신호에 대한 C 프로그램의 출력과 구현된 시스템의 출력을 ITU-T에서 제공되는 test vector를 이용하여 bit-exact 함을 확인하였으며, 위의 실험결과를 바탕으로 TMS320C6201 EVM 보드에서 마이크와 스피커를 이용하여 CS-ACELP 음성부호화기가 왜곡이나 지연없이 실시간 구현됨을 확인하였다.