• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.149-149
• /
• 2008

Metal-Insulator-Metal(MIM) capacitors have been studied extensively for next generation of high-density dynamic random access memory (DRAM) devices. Of several candidates for metal electrodes, Ru or its conducting oxide $RuO_2$ is the most promising material due to process maturity, feasibility, and reliability. ALD can be used to form the Ru and RuO2 electrode because of its inherent ability to achieve high level of conformality and step coverage. Moreover, it enables precise control of film thickness at atomic dimensions as a result of self-limited surface reactions. Recently, ALD processes for Ru and $RuO_2$, including plasma-enhanced ALD, have been studied for various semiconductor applications, such as gate metal electrodes, Cu interconnections, and capacitor electrodes. We investigated Ru/$RuO_2$ thin films by thermal ALD with various deposition parameters such as deposition temperature, oxygen flow rate, and source pulse time. Ru and $RuO_2$ thin films were grown by ALD(Lucida D150, NCD Co.) using RuDi as precursor and O2 gas as a reactant at $200\sim350^{\circ}C$.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.357.2-357.2
• /
• 2014

Ruthenium (Ru) 박막은 우수한 화학적 열적 안정성 및 높은 일함수(4.7eV) 특성으로 인해 20 nm급 이하의 차세대 DRAM capacitor의 전극 물질 및 Cu metalization을 위한 seed layer로 각광을 받고 있다. Ru박막의 나노스케일 정보전자소자로의 적용을 위해서는 두께제어가 용이하고 3D 구조에서 우수한 단차 피복 특성을 갖는 atomic layer deposition (ALD)을 이용한 박막 형성이 필수적이다. 이에 본 연구에서는 ALD 방법을 이용하여 0가의(cymene) (1,5-hexadiene) Ru (0) (C16H24Ru) 전구체를 합성, ALD 방법을 이용하여 우수한 초기성장거동을 갖는 Ru 박막을 증착 하였다. 형성된 Ru 박막의 표면 형상, 두께, 밀도를 주사전자현미경(Scanning electron microscopy)과 X-선 반사율 측정(X-ray reflectometer)으로 조사하였다. 또한 전기적 특성을 4침법(four-point-probe)으로 측정하였고, 박막의 화학적 조성과 결정성의 정보를 X-선 광전자분광법(X-ray photoelectron spectroscopy)과 X-선 회절(X-ray diffraction)을 이용하여 확인하였다.

• The Transactions of the Korean Institute of Electrical Engineers C
• /
• v.55 no.3
• /
• pp.116-121
• /
• 2006

Most high-k materials are well known not to be etched easily, Some problems such as low etch rate poor sidewall angle, plasma damage, and process complexity were emerged from the high-density DRAM fabrication. Chemical mechanical polishing (CMP) by a damascene process was proposed to pattern this high-k material was polished with some commercial silica slurry as a function of pH variation. Sufficient removal rate with adequate selectivity to realize the pattern mask of tera-ethyl ortho-silicate (TEOS) film for the vertical sidewall angle were obtained. The changes of X-ray diffraction pattern and dielectric constant by CMP process were negligible. The planarization was also achieved for the subsequent multi-level processes. Our new CMP approach will provide a guideline for effective patterning of high-k material by CMP technique.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.317-318
• /
• 2012

현재의 반도체 산업에서 Hafnium oxide와 Hafnium silicates같은 high-k 물질은 CMOS gate와 DRAM capacitor dielectrics로 사용하기 위한 대표적인 물질에 속한다. MOSFET (metal oxide semiconductor field effect transistor)구조에서 gate length는 16 nm 이하로 계속 미세화가 연구 중이고, 또한 gate는 기존구조에서 Multi-gate구조로 다변화가 일어나고 있다. 이를 통해 게이트 절연막은 그 구조와 활용범위가 다양해지게 될 것이다. 동시에 leakage current와 dielectric break-down을 감소시키는 연구가 중요해지고 있다. 그러나 나노 영역에서의 기계적 특성에 대한 연구는 전무한 상태이다. 따라서 복잡한 회로 공정, 다양한 Multi-gate 구조, 신뢰도의 향상을 위해서는 유전박막 물질자체와 계면에서의 물리적, 기계적인 특징의 측정이 상당히 중요해지고 있다. 이에 본 연구는 Nano-indenter의 통해 경도(Hardness)와 탄성계수(Elastic modulus) 등의 측정을 통하여 시료 표면의 나노영역에서의 기계적 특성을 연구하고자 하였다. $HfO_2$게이트 절연막은 rf magnetron sputter를 이용해 Si (silicon) (100)기판위에 박막형태로 증착하였고, 이후 furnace에서 질소분위기로 온도(400, 450, $500^{\circ}C$)를 달리하여 20분 열처리를 하였다. 또한 Weibull distribution을 이용해 박막의 characteristic value를 계산하였으며, 실험결과 열처리 온도가 $400^{\circ}C$에서 $500^{\circ}C$로 증가함에 따라 경도와 탄성계수는 7.4 GPa에서 10.65 GPa으로 120.25 GPa에서 137.95 GPa으로 각각 증가하였다. 이는 재료적 측면으로 재료의 구조적 우수성이 증가된 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.261-261
• /
• 2016

플래시 메모리 (flash memory)는 DRAM(dynamic racdom access memory)이나 SRAM(static random access memory)에 비해 소자의 구조가 매우 단순하기 때문에 집적도가 높아서 기기의 소형화가 가능하다는 점과 제조비용이 낮다는 장점을 가지고 있다. 또한, 전원을 차단하면 정보가 사라지는 DRAM이나 SRAM과 달리 전원이 꺼지더라도 저장된 정보가 지워지지 않는다는 특징을 가지고 있어서 ROM(read only memory)과 정보의 입출력이 자유로운 RAM의 장점을 동시에 가지기 때문에 활용도가 크다. 또한, 속도가 빠르고 소비전력이 작아서 USB 드라이브, 디지털 TV, 디지털 캠코더, 디지털 카메라, 휴대전화, 개인용 휴대단말기, 게임기 및 MP3 플레이어 등에 널리 사용되고 있다. 특히, 낸드(NAND)형의 플래시 메모리는 고집적이 가능하며 하드디스크를 대체할 수 있어 고집적 음성이나 화상 등의 저장용으로 많이 쓰이며 일정량의 정보를 저장해두고 작업해야 하는 휴대형 기기에도 적합하며 가격도 노어(NOR)형에 비해 저렴하다는 장점을 가진다. 최근에는 smart watch, wearable device 등과 같은 차세대 디스플레이 소자에 대한 관심이 증가함에 따라 투명하고 유연한 메모리 소자에 대한 연구가 다양하게 진행되고 있으며 유리나 플라스틱과 같은 기판 위에서 투명한 플래시 메모리를 형성하는 기술에 대한 관심이 높아지고 있다. 전하트랩형 (charge trap type) 플래시 메모리는 플로팅 게이트형 플래시 메모리와는 다르게 정보를 절연막 층에 저장하므로 인접 셀간의 간섭이나 소자의 크기를 줄일 수 있기 때문에 투명하고 유연한 메모리 소자에 적용이 가능한 차세대 플래시 메모리로 기대되고 있다. 전하트랩형 플래시메모리는 정보를 저장하기 위하여 tunneling layer, trap layer, blocking layer의 3층으로 이루어진 게이트 절연막을 가진다. 전하트랩 플래시 메모리는 게이트 전압에 따라서 채널의 전자가 tunnel layer를 통해 trap layer에 주입되어 정보를 기억하게 되는데, trap layer에 주입된 전자가 다시 채널로 빠져나가는 charge loss 현상이 큰 문제점으로 지적된다. 따라서 tunnel layer의 막질향상을 위한 다양한 열처리 방법들이 제시되고 있으며, 기존의 CTA (conventional thermal annealing) 방식은 상대적으로 높은 온도와 긴 열처리 시간을 가지고, RTA (rapid thermal annealing) 방식은 매우 높은 열처리 온도를 필요로 하기 때문에 플라스틱, 유리와 같은 다양한 기판에 적용이 어렵다. 따라서 본 연구에서는 기존의 열처리 방식보다 에너지 전달 효율이 높고, 저온공정 및 열처리 시간을 단축시킬 수 있는 마이크로웨이브 열처리(microwave irradiation, MWI)를 도입하였다. Tunneling layer, trap layer, blocking layer를 가지는 MOS capacitor 구조의 전하트랩형 플래시 메모리를 제작하여 CTA, RTA, MWI 처리를 실시한 다음, 전기적 특성을 평가하였다. 그 결과, 마이크로웨이브 열처리를 실시한 메모리 소자는 CTA 처리한 소자와 거의 동등한 정도의 우수한 전기적인 특성을 나타내는 것을 확인하였다. 따라서, MWI를 이용하면 tunnel layer의 막질을 향상시킬 뿐만 아니라, thermal budget을 크게 줄일 수 있어 차세대 투명하고 유연한 메모리 소자 제작에 큰 기여를 할 것으로 예상한다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.82.1-82.1
• /
• 2012

란타늄 산화물 ($La_2O_3$) 박막은 하프늄 산화물 ($HfO_2$) 박막보다 높은 유전 상수와 높은 밴드 오프셋으로 인해 dynamic random access memory(DRAM)에서 유전체 재료로써 연구되어 왔다. 그리고 Lanthanum이 도핑된 HfO2이 더 높은 유전 상수와 낮은 누설 전류 밀도를 갖는 다는 사실이 이전에 보고 된 바 있다. 본 연구에서 우리는 ALD를 이용하여, TiN 하부 전극 위에 $La_2O_3$의 위치를 달리하는 $La_2O_3/HfO_2$의 나노 층상조직 구조(두께 10 nm)를 금속 - 절연체 - 금속 (MIM) 구조로 제작 하였다. ALD는 좋은 comformality와 넓은 지역 균일성을 가지며, 원자수준의 두께를 조절할 수 있다는 장점을 갖고 있다. 또한, 다양한 화학 물질들을 이용한 복합적 계층구조를 만들 수 있는 점과 $HfO_2$ 및 $La_2O_3$ 계층의 수직 위치를 정확하게 조절할 수 있는 점으로 본 연구에 적합한 증착 방법이다. HfO2 속에 $La_2O_3$ 층을 깊이에 따라 삽입함으로써 $HfO_2$ 계층에 La 도핑의 효과와 더불어 TiN 하부 전극 위의 $La_2O_3$과 $HfO_2$의 차이점을 확인 하였다. $HfO_2$은 $250^{\circ}C$에서 TDMAH와 물을 사용하여, $La_2O_3$은 동일한 온도에서 $La(iPrCp)_3$와 물을 사용하여 제작되었다. 화학적 구성 및 binding 구조는 X선 광전자 분광법 (XPS)을 통해 분석하였다. 전기적 특성(유전 상수 및 누설 전류)은 Capacitance-Voltage (CV)와 Current-Voltage (IV) 측정으로 확인하였다. 결과적으로, $La_2O_3$ 또는 $HfO_2$을 한 종류만 사용한 절연층의 전기적 특성보다, $La_2O_3/HfO_2$의 나노 층상조직 구조가 더 나은 특성 (누설 전류 밀도 : $5.5{\times}10^{-7}\;A/cm^2$ @-1MV/cm, EOT : 14.6)을 갖는다는 것을 확인했고, 더불어 $La_2O_3$의 흡습 성질로 인한 화학 구조와 전기적 특성의 일부 차이를 확인하였다. 본 연구에서는 $HfO_2$ 속에 $La_2O_3$층이 TiN 하부 전극 바로 위에 위치할 때, 즉, 공기 중에 노출되지 않은 $La_2O_3/HfO_2$ 구조에서 가장 좋은 특성의 MIM capacitor를 얻을 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.74-74
• /
• 2009

Titanium nitride has been used as hardmask for semiconductor process, capacitor of MIM type and diffusion barrier of DRAM, due to it's low resistivity, thermodynamic stability and diffusion coefficient. Characteristics of the TiN film are high intensity and chemical stability. The TiN film also has compatibility with high-k material. This study is an experimental test for better condition of TiN film etching process. The etch rate of TiN film was investigated about etching in $BCl_3/Ar/O_2$ plasma using the inductively coupled plasma (ICP) etching system. The base condition were 4 sccm $BCl_3$ /16 sccm Ar mixed gas and 500 W the RF power, -50 V the DC bias voltage, 10 mTorr the chamber pressure and $40\;^{\circ}C$ the substrate temperature. We added $O_2$ gas to give affect etch rate because $O_2$ reacts with photoresist easily. We had changed $O_2$ gas flow rate from 2 sccm to 8 sccm, the RF power from 500 W to 800 W, the DC bias voltage from -50 V to -200 V, the chamber pressure from 5 mTorr to 20 mTorr and the substrate temperature from $20\;^{\circ}C$ to $80\;^{\circ}C$.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.7 no.2
• /
• pp.334-340
• /
• 1997

Electric and dielectric properties of the $SrTiO_3$films have been studied. The influence of impurities on $SrTiO_3$ films was evaluated to reduce the leakage current density. Acceptor doping, with a small concentration of Fe or Cr, has led to a substantial improvement to $10^{-9}$ order in the leakage current density. The experimental results can be explained by a model in which oxygen vacancies are the key defects responsible for the leakage current. The $SrTiO_3$ film 200 nm in thickness with 5 mol% excess SrO fabricated in $Ar/O_2$ at $550^{\circ}C$ obtained the lowest leakage current density $1.0 {\times} 1.0 A/\textrm{cm}^2$. The improved results can be introduced into the capacitor dielectric of giga bit DRAM memories.

• Transactions on Electrical and Electronic Materials
• /
• v.1 no.3
• /
• pp.14-17
• /
• 2000

Giga bit dynamic random access memory(DRAM) requires the capacitor of high dielectric films. Some metal oxides films have been proposed as the dielectric material . And Pt is one of the most promising electrode materials. However very little has been done in developing the etching technologoy Pt film. Therefore, it is the first priority to develop the technology for plasma etching of Pt film. In this study, the dry etching of Pt film was investigated in Inductively Coupled Plasma(ICP) etching system with Cl$_2$/Ar and HBr/Cl$_2$/Ar gas mixing. X-ray photoelectron spectroscopy (XPS) was used in analysis of sidewall residues for the understanding of etching mechanism. We found the etch residues on the pattern sidewall is mainly Pt-Pt, Pt-Cl and Pt-Br compounds, Etch profile was observed by Scanning Electron Spectroscopy(SEM) . The etch rate of Pt film at 10%, Cl$_2$/90% Ar gas mixing ration was higher than at 100%. Ar. Addition of HBr to Cl$_2$/Ar as an etching gas led to generally higher selectivity to SiO$_2$. And the etch residues were reduced at 5% HBr/5% Cl$_2$/90% Ar gas mixing ration. These pages provide you with an examples of the layout and style which we wish you to adopt during the preparation of your paper, Make the width of abstract to be 14cm.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.216.1-216.1
• /
• 2013

PZT 박막은 강유전 특성과 압전소자 특성을 나타내는 물질로 DRAM (dynamic random acess memory)과 FRAM (ferroelectric RAM) 등의 기억소자용 capacitor와 MEMS (micro electro mechanical system) 소자의 압전 물질로 사용하기 위한 연구가 진행중에 있다. 하지만 이러한 연구에서는 PZT 박막의 전기적 특성 향상을 주목적으로 연구가 진행되어 왔다. 특히, 박막 공정중 발생하는 plasma에 의한 PZT의 전기적 특성 변화가 박막 표면의 물리적 변화에 기인할 것으로 추정하고 있지만 이에 대한 구체적인 연구는 미비하다. 이 연구에서는 plasma에 의한 PZT 박막 표면의 물리적 특성 변화를 연구하기 위하여 PZT 박막을 sol-gel을 이용하여 Si 기판위에 약 100 nm의 두께로 증착하였으며, 이후 최대 300 W의 Ar plasma로 plasma power을 증가시켜 각각 10분간 plasma처리를 실시하였다. PZT 박막 표면의 nano-mechanics 특성을 분석하기 위하여 Nano-indenter와 Kelvin Probe Force Microscopy (KPFM)을 사용하여 surface hardness, surface morphology를 확인하였고 특히, surface potential 분석을 통하여 PZT 박막 표면의 plasma에 의한 박막 극 표면의 전기적 특성 변화를 연구하였다. 이 연구로 plasma에 의한 PZT 박막은 표면으로부터 최대 43 nm 깊이에서의 hardness는 최대 5.1 GPa에서 최소 4.3 GPa의 분포로 plasma power 변화에 의한 특성은 측정 불가능하였다. 이는 plasma에 의한 영향이 시료 극 표면에 국한되어 나타나기 때문으로 추정되며 이를 보완하기 위하여 surface potential을 분석하였다. 결과에 의하면 plasma power가 0 W에서 300 W로 증가함에 따라 potential이 30 mV에서 -20 mV로 감소하였으나 potential의 분산은 100 W에서 최대인 17 mV로 측정되었으며, 이때 RMS roughness역시 가장 높은 20.145 nm로 측정되었다. 특히, 100 W에서 potential에서는 물결 모양과 같은 일정한 패턴의 potential 무늬가 확인되었다.