• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2000년도 춘계학술발표논문집
• /
• pp.117-120
• /
• 2000

This paper describe VLSL design of crytographic processor which can execute triple DES and DES encryption algorithm. To satisfy flexible architecture and area-efficient structure, the processor has 1 unrolled loop structure without pipeline and can support four standard mode, such as ECB, CBC, CFB, and OFB modes. To reduce overhead of key computation , the key precomputation technique is used. Also to eliminate increase of processing time due to data input and output time, background I/O techniques is used which data input and output operation execute in parallel with encryption operation of cryptographic processor. The cryptographic processor is implemented using Altera EPF10K40RC208-4 devices and has peak performance of about 75 Mbps under 20 Mhz ECB DES mode and 25 Mbps uder 20 Mhz triple DES mode.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.333-337
• /
• 2006

대칭키 암호 알고리즘들은 전치와 치환의 연속적인 반복 과정이며, 동작방식에 따라 CBC, ECB, CFB, OFB의 네가지 모드가 있다. 또한 이들 알고리즘들에서는 내부적으로 여러 라운드의 연산을 반복적으로 수행해야 최종 암호문이 완성되기 때문에, 많은 연산 시간이 소요된다. 본 논문에서는 블록 암호 알고리즘의 ECB 모드에서 암호 연산을 가속화할 수 있는 파이프라인드 설계 방법을 제시한다. 제안된 방법에서는 여러 라운드의 암호 연산 블록을 파이프라인드 구조로 구성하고 연속적으로 실행하기 때문에 전체 연산 속도를 매우 높일 수 있다. 또한 파이프라인드 구조로 암호칩을 설계한 후 검증한 결과, 수십 배의 성능 향상이 가능하다는 것을 알 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.169-172
• /
• 2000

This paper describes design of cryptographic processor which can execute SEED, DES, and triple DES encryption algorithm. To satisfy flexible architecture and area-efficient structure, the processor has I unrolled loop structure with hardware sharing and can support four standard mode, such as ECB, CBC, CFB, and OFB modes. To reduce overhead of key computation, the precomputation technique is used. Also to eliminate increase of processing time due to data input and output time, background I/O technique is used which data input and output operation execute in parallel with encryption operation of cryptographic processor. The cryptographic processor is designed using 2.5V 0.25 $\mu\textrm{m}$ CMOS technology and consists of about 34.8K gates. Its peak performances is about 250 Mbps under 100 Mhz ECB SEED mode and 125 Mbps under 100 Mhz triple DES mode.

• 정보처리학회논문지C
• /
• 제9C권2호
• /
• pp.189-196
• /
• 2002

IPSec은 공용 네트워크 상에서 암호화와 인증, 무결성을 제공하기 위해 사용되는 프로토콜이다. IPSec에서는 전송되는 패킷에 암호화와 인증, 무결성을 추가해 전달하기 위해 ESP프로토콜을 사용한다. ESP는 패킷 암호화를 위해 DES-CBC 알고리즘을 이용하는데 이 모드에서는 ESP프로토콜로 보호되어 전송되는 데이터를 암호화하기 위한 초기 값으로 IV(Initialization Vector) 값을 사용한다. 이 값은 수신 측의 패킷 복호화를 위해 공개적으로 전달되므로 중간에 공격자에 의해 공격당할 위험이 많다. IV의 값이 조금이라도 변경되면 ESP의 모든 데이터의 복호화가 이루어지지 않고 상위 레벨의 정보가 변경되는 통 심각한 문제가 발생한다. 이것은 보안을 목적으로 하는 IPSec에서는 치명적인 약점이 된 수 있다. 따라서 본 논문에서는 ESP프로토콜에서의 문제점인 IV를 안전하게 전송하기 위한 새로운 알고리즘을 제시한다. 이 방법은 IV 값을 DES-ECB 알고리즘을 이용하여 암호화하여 IV 공격을 방어하고 메시지 인증 함수를 추가 적용하여 ESP 전체 데이터의 무결성 체크도 가능하게 한다. 제안된 알고리즘으로 IV와 데이터에 대한 공격을 방어할 수 있고 안전한 전송을 보장한다.

• 한국정보과학회논문지:정보통신
• /
• 제29권2호
• /
• pp.156-164
• /
• 2002

IPSec은 공용 네트워크 상에서 암호화와 인증, 무결성을 제공하기 위해 사용되는 프로토콜이다. IPSec에서는 전송되는 패킷에 암호화와 인증, 무결성을 추가해 전달하기 위해 ESP 프로토콜을 사용한다. ESP는 패킷 암호화를 위해 DES-CBC 알고리즘을 이용하는데 이 모드에서는 ESP 데이타를 암호화하기 위한 초기 값으로 IV(Initialization Vector)가 사용된다. 이 값은 수신 측의 패킷 복호화를 위해 공개적으로 전달되므로 중간에 공격자에 의해 공격당할 위험이 많다. IV의 값이 조금이라도 변경되면 ESP 의 모든 데이타의 복호화가 이루어지지 않고 상위 레벨의 정보가 변경되는 등 심각한 문제가 발생한다. 이것은 보안을 목적으로 하는 IPSec에서는 치명적인 약점이 될 수 있다. 따라서 본 논문에서는 IV를 안전하게 전송하기 위한 새로운 알고리즘을 제시한다. 이 방법은 DES-ECB 알고리즘을 이용하여 IV 값을 암호화하여 IV 공격을 방어하고 메시지 인증 함수를 추가 적용하여 ESP 전체 데이타의 무결성 체크도 가능하게 한다. 제안된 알고리즘으로 IV와 데이타에 대한 공격을 방어하고 안전한 전송을 보장한다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2009년도 춘계 종합학술대회 논문집
• /
• pp.510-514
• /
• 2009

이 프로그램은 Visual C++로 개발되었으며, 윈도우 운영체제내에서 파일 및 디렉토리 보안 기능을 가지고 있다. 파일 및 디렉토리 보안은 암호화/복호화 작업으로 이루어지며 파일 보안은 키 값과 라운드수를 알아야 하고, 디렉토리 보안은 비밀번호를 알아야만 복호화 할 수 있도록 설계되었다. 또한 ECB, CBC 연산방식과 3DES, SEED 알고리즘방식을 지원하며, 암호화 시 .de0 이라는 실행할 수 없는 확장자의 파일로 만들어지면서 이중보안을 할 수 있도록 개발되었다.

• 한국사이버테러정보전학회:학술대회논문집
• /
• 한국사이버테러정보전학회 2004년도 제1회 춘계학술발표대회
• /
• pp.59-64
• /
• 2004

본 논문에서는 SEED와 Triple-DES 알고리즘을 구현하는 통합 대칭키 암호칩을 설계하고 구현하였다. 시스템 설계 기술 언어인 VHDL(VHSIC Hardware Description Language)로 설계하였으며, 다양한 분야에 응용할 수 있도록 4가지 동작 모드를 지원한다. 자일링스(Xilinx)사의 Virtex-E XCV2000E BG560을 대상으로 설계하였으며 Xilinx Foundation Series 3.li을 이용하여 기능 시뮬레이션과 타이밍 시뮬레이션을 통해 FPGA 구현 시 데이터의 암호화 복호화 결과를 확인하였다.

• 한국통신학회논문지
• /
• 제17권10호
• /
• pp.1164-1174
• /
• 1992

본 논문에서는 LLC/MAC 계층 구조에서의 정보 보호 프로토콜에 대하여 기술하였다. 근거리 통신망에서의 정보 보호 위협과 취약성, 이의 해결을 위한 요구 서비스, 그리고 IEEE 802 근거리 통신망 구조에서의 정보 보호 프로토콜의 적용 대한을 기술하였다. 정보 보호 서비스를 제공하기 위해 LLC/MAC 서비스 프리미티브를 이용한 정보 보호 프로토콜 (SP2 : Security Protocol 2) PDU 구성을 제안하였으며, SP2 프로토콜을 구성하기 위하여 DES 알고리즘의 ECB, CBC 모드와 FIPS의 DAA를 이용하였다. 제안된 SP2프로토콜은 데이타 발신처 인증, 데이타 비밀유지, 데이타 무결성 서비스를 제공한다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.