• 한국통신학회논문지
• /
• 제13권2호
• /
• pp.171-181
• /
• 1988

본 논문에서는 packet-switched network에서 음성을 서비스하는데 있어서 고려해야 할 여러가지 점들을 살펴보고, 실제로 음성과 데이터를 동시에 서비스하는 packet voice/data terminal을 구현하였으며 그 성능 분석을 시도하였다. PVDT의 software는 OSI 7 layer architecture에 맞추어 설계하였으며 음성과 데이터를 link level부터 구별하여 서비스하였다. 또한 음성 packet의 전송 delay를 작게 하기 위해 데이터보다 음성을 우선적으로 서비스하도록 하였으며 간략화된 protocol로 재전송에 의한 overhead를 없앴다. PVDT의 hardware의 구성은 기능별로 master control module, speech processing module, speech activity detection module, telelphone interface module, input/output inteface module로 나누어진다. Packet음성통신망에 대한 해석으로는 음성 packet의 전송 delay의 variance에 의한 영향을 줄이기 위한 최적 재생지연시간을 전송 delay의 분포를 통해 계산하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제28권4호
• /
• pp.603-610
• /
• 2004

Time delays are included in most of actual systems, and some of which are shown as time varying. To analyze the time varying time delay system in the time domain. a useful delay module to express the function as a tool is much helpful to get corresponding outputs under given conditions. A method is proposed here to design the algorithm of time delay module for simulation or control purposes, including the problems of initializing and reallocating data in buffer. After classifying the time varying time delay into the distributed mode and lumped mode, an object to describe delay module is configured and tested under the defined input signal and given time delay variation. The simulation results show that the output of module matches reasonably with the case of real system.

• 한국전산구조공학회논문집
• /
• 제32권6호
• /
• pp.401-408
• /
• 2019

본 연구는 헤테로코어 광파이버 센서를 활용하여 콘크리트 내부에서 발생되는 변형률의 측정을 통해 콘크리트의 프리스트레스를 직접 평가할 수 있는 새로운 매립형 센서모듈 개발을 최종 목표로 하고 있다. 이를 위하여 노출형 센서모듈을 이용한 성능발현 실험결과는 가력속도 0.12, 1.80mm/min일 때 52.1, 2.6sec로 최대 약 19배의 계측 지연현상이 발생하였다. 계측 지연현상은 구조물의 실시간 변화 상태를 계측하지 못하는 경우로 실시간 계측이 가능한 센서모듈의 개발을 위해서 추가실험이 필요한 것으로 판단하였다. 계측 지연현상 원인규명 실험은 3가지의 실험을 계획하였으며, 실험결과는 마찰저항에 의한 계측 지연이 지배적으로 확인되었다. 마찰이 제거된 장치를 이용한 센서모듈의 실험결과에서는 계측 지연현상이 나타나지 않은 것으로 확인되었다.

• 정보통신설비학회논문지
• /
• 제4권1호
• /
• pp.7-13
• /
• 2005

In this paper, we propose the time synchronization module on fiber optic repeater to use optic line delay for obtaining time synchronization between up-link and down-link, in the 2.3 GHz WiBro network using TDD/OFDM (Time Division Duplex/Orthogonal Frequency Division Multiplexing) Generally, when we use fiber optic repeater to remove the shade area, it occurs transmission delay which is caused by optic transmission between RAS (Radio Access Station) and fiber optic repeater and inner delay of fiber optic repeater. Because the WiBro system is adopting a TOO method and there exists the difference of switching time which is caused by these delay between up-link and down-link, it occurs ISI (Inter Symbol Interference), ICI (Inter Carrier Interference). These interference results in the reduction of the coverage. And the inconsistency between Up-Link and Down-Link switching time maybe gives rise to the interruption of communication. In order to prevent these cases, we propose synchronization module using analog optic line delay as the one of synchronizing up-link and down-link. And we propose the consideration factor for the designing time synchronization module and the feature of optic line of analog method. The measurement result of optic line time synchronization module of structure proposed is as follows, the delay error of $0.5{\mu}g$ and the insertion loss value below maximum 4.5dB in range of $0{\sim}40{\mu}s$. These results fully meet the specification of WiBro System.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.243-246
• /
• 2001

A cavity delay filter module for IMT-2000 LPA has been developed with 0.9dB insertion loss, 0.1dB/0.6$^{\circ}$ gain/phase flatness. Broadband signal cancellation of the module has been simulated using the measured S parameter, and gain, phase and group delay have been matched to satisfy the signal cancellation of the module. In the experiment, the value of designed parameters are used and 40dB signal cancellation has been obtained over 100MHz bandwidth. Also the sampling cancellation has been shown to be the similar performance of the feedforward output cancellation.

• 한국멀티미디어학회논문지
• /
• 제20권11호
• /
• pp.1803-1810
• /
• 2017

A large amount of processing time is required if the process of detecting the touch position on the touch screen and displaying it on the display panel is performed only by software. In this paper, we propose a method to output information touched on the screen using H/W method in order to improve the response speed delay. In the FPGA module designed for the HDMI signal output to the display module, the touch information is input to the serial data signal including touch coordinate information, point size, and color information. Then the module render the image using HDMI signal input to the module and the touch information. This method has a pipeline structure so it has effect of reducing the delay time that occurs in outputting the touch information compared with the conventional software processing method.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.459-462
• /
• 2004

In this paper, we present a reducing power consumption of a scheduling for module selection under the time constraint. A a reducing power consumption of a scheduling for module selection under the time constraint execute scheduling and allocation for considering the switching activity. The focus scheduling of this phase adopt Force-Directed Scheduling for low power to existed Force-Directed Scheduling. and it constructs the module selection RT library by in account consideration the mutual correlation of parameters in which the power and the area and delay. when it is, in this paper we formulate the module selection method as a multi-objective optimization and propose a branch and bound approach to explore the large design space of module selection. Therefore, the optimal module selection method proposed to consider power, area, delay parameter at the same time. The comparison experiment analyzed a point of difference between the existed FDS algorithm and a new FDS_RPC algorithm.

• 융합신호처리학회논문지
• /
• 제13권4호
• /
• pp.220-232
• /
• 2012

본 논문에서는 VCS의 지연추적과 프린지 회전 모듈의 문제로 인한 상관결과에 대해 고찰한다. VCS는 FX 형식의 상관기로서 도플러 효과에 의한 전체로부터 도달하는 신호의 지연시간과 프린지 위상을 보정하기 위해 지연추적과 프린지 회전 모듈을 채용하고 있다. 관측데이터는 상관기에서 지연추적과 프린지 회전을 통하여 위상정보도 함께 보정되는데, AIPS에서 상관기보다 장시간의 상관적분을 수행함에 따라 위상이 안정되지 않은 것을 확인하였다. 그리고 상관결과의 해석에서 Delay 값이 정상보다 수십 nsec 정도 오차가 발생하였다. 또한 프린지 회전모듈에서 프린지 초기위상을 결정하지 않아서 상관결과의 위상이 FFT segment 단위로 연결되지 않는 것도 확인하였다. 본 논문에서는 이러한 문제들을 해결하기 위해 지연추적 모듈과 프린지 회전 모듈의 경우 위상보정을 담당하는 모듈의 부호가 반대로 동작하는 것과 관측데이터의 초기위상을 사용하도록 수정하였다. 그리고 프린지 회전 파라미터 계산모듈에 오류가 있는 것을 발견하여 VCS의 로직을 담당하는 프로그램을 개선하였다. 이상의 문제점들에 대해서 상관처리 실험을 통하여 본 논문에서 수정 제안한 알고리즘들이 데이터 해석결과에서 정확함을 확인하여, 개발한 VCS 하드웨어 상관기가 정상적으로 동작하는 것을 확인하였다.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.963-971
• /
• 1990

This paper proposes a memory intensive VLSI architecture for the realization of real-time 3x3 neighborhood processor based on the distributed arithmetic. The proposed architecture is characterized by a bit serial and multi-kernel parallel processing which exploits the pixel kernel parallelism and concurrency. The chip implements 8 neighborhood processing elements in parallel with efficirnt input and output modules which operate concurrently. Besides the a4chitectural design of a neighborhood processor, the design methodology using module generator concept has been considered and MOGOT(MOdule Generator Oriented VLSI design Tool) has been constructed based on the workstation. Based on these design environments MOGOT, it has been shown that the main part of the suggested architecture can be designed efficiently using 2\ulcorner double metal CMOS technology. It includes design of input delay and data conversion module, look-up table for inner product operation, carry save accumulator, output data converter and delay module, and control module.

• 한국컴퓨터산업학회논문지
• /
• 제6권5호
• /
• pp.741-748
• /
• 2005

형광램프용 전자식 안정기의 효율개선 및 램프의 수명연장을 위하여 강유전체 커패시터와 시간지연스위칭회로로 구성된 절전모듈을 개발하고 적용하였다. 절전모듈에 사용된 강유전체 세라믹스를 이용하여 형광램프의 부저항특성과 최적화를 시키고, 시간지연회로를 통하여 점등초기 예열형에서 비예열형으로 스위칭시켜 점등 중 필라멘트에서 소비되는 전력을 제거함으로써 약 2W의 소비전력을 감소시켜 효율개선을 실현하였으며, 역기전력 제거기능을 통하여 점등 초기 형광램프 필라멘트에 가해지는 충격을 최소화함으로써 형광램프의 수명을 연장시켰다.